MOSFET及相关器件桂林电子科技大学

,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,现代半导体器件物理与工艺,桂林电子科技大学,MOSFET,及相关器件,1,Title goes here,Title goes here,This is our 1st Level Bullet,this is our 2nd level bullet,this is our 3rd level bullet,This is our next 1st Level Bullet,this is our 2nd level bullet,this is our 3rd level bullet,现代半导体器件物理与工艺,桂林电子科技大学,MOSFET,及相关器件,78,MOSFET,及相关器件,现代半导体器件物理与工艺,Physics Technology of Modern Semiconductor Devices,2004,7,30,本章内容,MOS,二极管,MOSFET,基本原理,MOSFET,按比例缩小,CMOS,与双极型,CMOS,绝缘层上,MOSFET,MOS,存储器结构,功率,MOSFET,理想,MOS,二极管,MOS,二极管在半导体器件物理中占有极其重要的地位，因为它是研究半导体表面特性最有用的器件之一在实际应用中，,MOS,二极管是先进集成电路中最重要的,MOSFET,器件的枢纽在集成电路中，,MOS,二极管亦可作为一储存电容器，并且是电荷耦合器件,(CCD),的基本组成部分,MOS,二极管的透视结构如图,(a),所示图,(b),为其剖面结构，其中,d,为氧化层的厚度，而,V,为施加于金属平板上的电压当金属平板相对于欧姆接触为正偏压时，,V,为正值；而当金属平板相对于欧姆接触为负偏压时，,V,为负值,MOS,二极管,右图为,V=0,时，理想,p,型,MOS,二极管的能带图功函数为费米能级与真空能级之间的能量差,(,金属,:q,m,;,半导体,:q,s,),，,q,为电子亲和力，即半导体中导带边缘与真空能级的差值，,q,B,为费米能级,E,F,与本征费米能级,E,i,的能级差,理想,MOS,二极管定义为：,(1),在零偏压时，金属功函数,q,m,与半导体功函数,q,s,的能级差为零或功函数差,q,ms,为零，如下式即在无外加偏压之下其能带是平的,(,称为平带状况,),(2),在任意的偏压之下，二极管中的电荷仅位于半导体之中，且与邻近氧化层的金属表面电荷量大小相等，但极性相反；,(3),在直流偏压下，无载流子通过氧化层，亦即氧化层的电阻值为无穷大 。,MOS,二极管,半导体表面向上弯曲的能带使得的能级差,E,F,-E,i,变大，进而提升空穴的浓度，而在氧化层与半导体的界面处产生空穴堆积，称为,积累现象,。其相对应的电荷分布如图所示,.,当一理想,MOS,二极管偏压为正或负时，半导体表面可能会出现三种状况对,p,型半导体而言，当一负电压施加于金属平板上时，,SiO,2,-Si,界面处将产生超量的空穴，接近半导体表面的能带将向上弯曲，如图对理想,MOS,二极管而言，不论外加电压为多少，器件内部均无电流流动，所以半导体内部的费米能级将维持为一常数在半导体内部的载流子密度与能级差成指数关系，即,MOS,二极管,当外加一小量正电压于理想,MOS,二极管时，靠近半导体表面的能带将向下弯曲，使,E,F,=E,i,，形成多数载流子,(,空穴,),耗尽，称为,耗尽现象,。在半导体中单位面积的空间电荷,Q,sc,的值为,qN,A,W,，其中,W,为表面耗尽区的宽度,当外加一更大的正电压时，能带向下弯曲得更严重使得表面的本征能级,E,i,越过费米能级,E,F,，如图。正栅极电压将在,SiO,2,-Si,的界面处吸引更多的负载流子,(,电子,),半导体中电子的浓度与能差,E,F,-E,i,成指数关系，即,MOS,二极管,由于,E,F,-E,i,0,，在半导体表面上的电子浓度将大于,n,i,，而空穴浓度将小于,n,i,，即表面的电子,(,少数载流子,),数目大于空穴,(,多数载流子,),，表面载流子呈现反型，称为,反型现象,起初，因电子浓度较小，表面处于一弱反型的状态，当能带持续弯曲，使得导带的边缘接近费米能级当靠近,SiO-Si,由界面的电子浓度等于衬底的掺杂量时，开始产生,强反型,在此之后，大部分在半导体中额外的负电荷是由电子在很窄的,n,型反型层,(0xx,i,),中产生的电荷,Q,n,如图,所组成，其中,x,i,为反型层的宽度,x,i,典型值的范围从,1nm 10nm,，且通常远小于表面耗尽区的宽度,MOS,二极管,一、表面耗尽区,：下图为,p,型半导体表面更为详细的能带图在半导体衬底内的静电势,定义为零在半导体表面,=,s,，,s,称为表面电势将电子与空穴的浓度表示为,的函数：,其中当能带如图向下弯曲时，,为正值表面载流子密度为,MOS,二极管,F,E,V,E,i,E,C,E,半导体表面,g,E,B,y,q,y,q,),0,(,S,S,y,y,q,i,x,半导体,氧化层,F,E,V,E,i,E,C,E,半导体表面,g,E,B,y,q,y,q,),0,(,S,S,y,y,q,i,x,半导体,氧化层,F,E,V,E,i,E,C,E,半导体表面,g,E,B,y,q,y,q,),0,(,S,S,y,y,q,i,x,半导体,氧化层,根据以上的讨论，以下各区间的表面电势可以区分为,s,s,0,：空穴耗尽,(,能带向下弯曲,),；,s,=,B,：禁带中心，即,n,s,n,p,n,i,(,本征浓度,),；,s,B,：反型,(,能带向下弯曲超过费米能级,),电势为距离的函数，可由一维的泊松方程式求得为,其中,s,(x),为位于,x,处的单位体积电荷密度，而,s,为介电常数,MOS,二极管,F,E,V,E,i,E,C,E,半导体表面,g,E,B,y,q,y,q,),0,(,S,S,y,y,q,i,x,半导体,氧化层,F,E,V,E,i,E,C,E,半导体表面,g,E,B,y,q,y,q,),0,(,S,S,y,y,q,i,x,半导体,氧化层,F,E,V,E,i,E,C,E,半导体表面,g,E,B,y,q,y,q,),0,(,S,S,y,y,q,i,x,半导体,氧化层,下面采用耗尽近似法分析,p-n,结当半导体耗尽区宽度达到,W,时，半导体内的电荷为,s,=-qN,A,W,，积分泊松方程式可得距离,x,的函数的表面耗尽区的静电势分布：,表面电势,s,为,注意此电势分布与单边的,n,+,-p,结相同。,当,s,大于,B,时表面即发生反型，然而，我们需要一个准则来表示强反型的起始点超过该点表示此时反型层中的电荷数已相当显著,MOS,二极管,F,E,V,E,i,E,C,E,半导体表面,g,E,B,y,q,y,q,),0,(,S,S,y,y,q,i,x,半导体,氧化层,F,E,V,E,i,E,C,E,半导体表面,g,E,B,y,q,y,q,),0,(,S,S,y,y,q,i,x,半导体,氧化层,F,E,V,E,i,E,C,E,半导体表面,g,E,B,y,q,y,q,),0,(,S,S,y,y,q,i,x,半导体,氧化层,设定表面电荷等于衬底杂质浓度是一个简单的准则，即,n,s,=N,A.,因为，由式,可得,上式表示需要一电势,B,将表面的能带弯曲至本征的条件,(E,i,=E,F,),，接着还需要一额外的电势,B,，以将表面的能带弯曲至强反型的状态,当表面为强反型时，表面的耗尽区宽度达到最大值因此，当,s,等于,s,(inv),时，可得到表面耗尽区的最大宽度,W,m,F,E,V,E,i,E,C,E,半导体表面,g,E,B,y,q,y,q,),0,(,S,S,y,y,q,i,x,半导体,氧化层,F,E,V,E,i,E,C,E,半导体表面,g,E,B,y,q,y,q,),0,(,S,S,y,y,q,i,x,半导体,氧化层,F,E,V,E,i,E,C,E,半导体表面,g,E,B,y,q,y,q,),0,(,S,S,y,y,q,i,x,半导体,氧化层,MOS,二极管,或,例,1,：一,N,A,=10,17,cm,-3,的理想金属,-,二氧化硅,-,硅二极管，试计算表面耗尽区的最大宽度,解：室温下,kT/q=0.026V,，且,n,i,=9.6510,9,cm,-3,，,Si,的介电常数为,11.98.8510,-14,F/cm,，由式可得,和,硅和砷化镓中,W,m,与杂质浓度的关系如图，且,p,型半导体中,N,B,等于,N,A,，,n,型半导体中,N,B,等于,N,D,。,MOS,二极管,Si,GaAs,14,10,15,10,16,10,17,10,18,10,01,.,0,1,.,0,1,7,10,3,B,cm,/,-,N,杂质浓度,最,大,耗,尽,区,宽,度,m,/,m,m,W,其中,E,0,为氧化层中的电场，,Q,s,为半导体中每单位面积的电荷量，而,C,0,=,ox,/d,为每单位面积的氧化层电容其相对应的静电势分布如图,(d),所示,二、理想,MOS,曲线,图,(a),为一理想,MOS,二极管的能带图，电荷的分布情形如图,(b),所示在没有任何功函数差时，外加的电压部分降落在氧化层，部分降落在半导体，因此,其中,V,0,为降落在氧化层的电压，且由图,(c),可得,MOS,二极管,由上式和,MOS,二极管的总电容,C,是由氧化层电容,C,0,与半导体中的势垒电容,C,j,相互串联而成，如图。,其中,C,j,=,s,/W,如同突变,p-n,结一样,可以消去,W,而得到电容的公式为,MOS,二极管,由,反之，当强反型发生时，即使增加所施加的电压也无法增加耗尽区的宽度，表面电势达到,s,(inv),，且注意每单位面积的电荷为,qN,A,W,m,，可得在强反型刚发生时的金属平行板电压，称为阈值电压：,可见，当表面开始耗尽时，电容值将会随着金属平行板上的电压增加而下降当外加电压为负时，无耗尽区产生，将在半导体表面得到积累的空穴，因此，全部的电容值将很接近氧化层电容,ox,/d,MOS,二极管,一理想,MOS,二极管的典型电容,-,电压特性如图所示，包含耗尽近似与精确值,(,实线,),值得注意的是，耗尽近似与精确值相当接近,一旦当强反型发生时，势垒电容保持,C,j,=,s,/W,m,的最小值，总电容将,对,n,型衬底而言，所有的考虑，在经过变更相对应符号与标志后,(,如将,Q,p,换成,Q,n,),，也同样有效其电容,-,电压特性亦有相同的外观，不过彼此将成镜面对称，且对于一,n,型衬底的理想,MOS,二极管而言，其阈值电压将为负值,MOS,二极管,然而，假如当测量频率足够低时，使得表面耗尽区内的产生,-,复合率与电压变化率相当或是更快时，电子浓度,(,少数载流子,),与反型层中的电荷可以跟随交流的信号因此导致强反型时的电容只有氧化层电容,C,0,而已右图为在不同频率下所测得的,MOS,的,C-V,曲线，注意低频的曲线发生在,100Hz,时,在前一图中，我们假设当金属平行板上的电压发生变化时，所有增加的电荷将出现在耗尽区的边缘，事实上，只有当测量频率相当高对才会发生,MOS,二极管,解：,例,2,：一理想,MOS,二极管的,N,A,=10,17,cm,-3,且,d=5nm,，试计算其,C-V,曲线中的最小电容值,SiO,2,的相对介电常数为,3.9,。,在,V,T,时的最小电容,C,min,因此,C,min,约为,C,0,的,13,MOS,二极管,对所有的,MOS,二极管而言，金属,-SiO,2,-Si,为最受广泛研究,SiO,2,-Si,系统的电特性近似于理想的,MOS,二极管然而，对于广泛使用的金属电极而言，其功函数差一般不为零，而且在氧化层内部或,SiO,2,-Si,界面处存在的不同电荷，将以各种方式影响理想,MOS,的特性,一、功函数差,对于一有固定功函数,q,m,的特定金属，它与功函数为,q,s,的半导体,的功函数差,q,ms,=q(,m,-,s,),将会随着半导体的掺杂浓度而改变如图。随着电极材料与硅衬底掺杂浓度的不同，,q,ms,可能会有超过,2V,的变化。,SiO,2,-Si MOS,二极管,MOS,二极管,考虑一在独立金属与独立半导体间的氧化层夹心结构，如图,(a),。在此独立的状态下，所有的能带均保持水平，即平带状况当三者结合在一起，在热平衡状态下，费米能级必为定值，且真空能级必为连续，为调节功函数差，半导体能带需向下弯曲，如图,(b),因此在热平衡状态下，金属含正电荷，而半导体表面则为负电荷为达到理想平带状况，需外加一相当于功函数差,q,ms,的电压，此对应至图,(a),的状况，在此需在金属外加一负电压,V,FB,=,ms,，此电压称为,平带电压,MOS,二极管,MOS,二极管还受氧化层内的电荷以及,SiO,2,-Si,界面陷阱的影响这些基本的陷阱与电荷的类型如图所示，包括有界面陷阱电荷、氧化层固定电荷,(fixed oxide charge),、氧化层陷阱电荷以及可动离子电荷,二、界面陷阱与氧化层电荷,：,MOS,二极管,+,+,+,+,+,+,-,+,-,+,-,+,+,a,N,+,K,可动离子电荷,),(,m,Q,),(,ot,Q,电荷,氧化层陷阱,),(,f,Q,氧化层固定电荷,金属,2,SiO,Si,),(,it,Q,界面陷阱电荷,+,+,+,+,+,+,-,+,-,+,-,+,+,a,N,+,K,可动离子电荷,),(,m,Q,),(,ot,Q,电荷,氧化层陷阱,),(,f,Q,氧化层固定电荷,金属,2,SiO,Si,),(,it,Q,界面陷阱电荷,界面陷阱电荷,Q,it,是由,SiO,2,-Si,界面特性所造成，且与界面处的化学键有关这些陷阱位于,SiO,2,-Si,界面处，而其能量则位于硅的禁带中。这些界面陷阱密度,(,即每单位面积与单位电子阴的界面陷阱数目,),与晶体方向有关在,100,方向，其界面陷阱密度约比,111,方向少一个数量级,.,目前在硅基上采用热氧化生成二氧化硅的,MOS,二极管中所产生的大部分界面陷阱，可用低温,450,的氢退火加以钝化在,100,方向的,Q,it,/q,值可以小于,10,10,cm,-2,大约为每,10,5,个表面原子会存在一个界面陷阱电荷,.,在,111,方向的硅衬底中,Q,it,/q,约为,10,11,cm,-2,MOS,二极管,+,+,+,+,+,+,-,+,-,+,-,+,+,a,N,+,K,可动离子电荷,),(,m,Q,),(,ot,Q,电荷,氧化层陷阱,),(,f,Q,氧化层固定电荷,金属,2,SiO,Si,),(,it,Q,界面陷阱电荷,+,+,+,+,+,+,-,+,-,+,-,+,+,a,N,+,K,可动离子电荷,),(,m,Q,),(,ot,Q,电荷,氧化层陷阱,),(,f,Q,氧化层固定电荷,金属,2,SiO,Si,),(,it,Q,界面陷阱电荷,氧化层固定电荷,Q,f,位于距离,SiO,2,-Si,界面约,3nm,处此电荷固定不动，且即使表面电势有大范围的变化仍不会有充放电现象发生一般来说，,Q,f,为正值，且与氧化、退火的条件以及硅的晶体方向有关一般认为当氧化停止时，一些离子化的硅留在界面处，而这些离子与表面未完全成键的硅结合,(,如,Si-Si,或,Si-O,键,),，可能导致正的界面电荷,Q,f,产生,Q,f,可视为是,SiO,2,-Si,界面处的片电荷层对小心呵护处理的,SiO,2,-Si,界面系统而言，其氧化层固定电荷量在,方向表面约为,10,10,cm,-2,，而在,方向表面约为,510,10,cm,-2,由于,方向具有较低的,Q,it,与,Q,f,，所以常用,硅基,MOSFET,MOS,二极管,+,+,+,+,+,+,-,+,-,+,-,+,+,a,N,+,K,可动离子电荷,),(,m,Q,),(,ot,Q,电荷,氧化层陷阱,),(,f,Q,氧化层固定电荷,金属,2,SiO,Si,),(,it,Q,界面陷阱电荷,+,+,+,+,+,+,-,+,-,+,-,+,+,a,N,+,K,可动离子电荷,),(,m,Q,),(,ot,Q,电荷,氧化层陷阱,),(,f,Q,氧化层固定电荷,金属,2,SiO,Si,),(,it,Q,界面陷阱电荷,氧化层陷阱电荷,Q,ot,常随着二氧化硅的缺陷产生，这些电荷可由如,X,光辐射或是高能量电子轰击而产生这些陷阱分布于氧化层内部，大部分与工艺有关的,Q,ot,可以低温退火加以去除,钠或其他碱金属离子的可动离子电荷,Q,m,，在高温,(,如大于,100),或强电场的工作条件下，可在氧化层内移动,在高偏压及高温的工作环境下，由碱金属离子所造成的污染，可能会引发半导体器件稳定度的问题在这些情况之下，可动离子电荷可以在氧化层内来回地移动，并使得,C-V,曲线沿着电压轴产生位移因此，在器件制作的过程中需特别注意以消除可动离子电荷,MOS,二极管,+,+,+,+,+,+,-,+,-,+,-,+,+,a,N,+,K,可动离子电荷,),(,m,Q,),(,ot,Q,电荷,氧化层陷阱,),(,f,Q,氧化层固定电荷,金属,2,SiO,Si,),(,it,Q,界面陷阱电荷,+,+,+,+,+,+,-,+,-,+,-,+,+,a,N,+,K,可动离子电荷,),(,m,Q,),(,ot,Q,电荷,氧化层陷阱,),(,f,Q,氧化层固定电荷,金属,2,SiO,Si,),(,it,Q,界面陷阱电荷,下面将估算上述电荷对平带电压所产生的影响考虑如图中位于每单位面积氧化层内固定电荷的正片电荷,Q,o,，如图上半部所示，这些正的片电荷将在金属与半导体内感应一些负电荷对泊松方程式做一次积分，可以得到电场的分布情形，如图下半部所示此处我们假设没有功函数差，即,q,ms,=0,。,MOS,二极管,为达到平带状态,(,即半导体内无感应电荷,),，必须在金属上施加一负电压，如图所示当负电压增加时，金属获得更多的负电荷，因此电场向下偏移，直到半导体表面的电场为零在此条件之下，电场分布的面积即为平带电压,V,FB,：,因此，平带电压与片电荷密度,Q,o,及其,在氧化层中的位置,xo,有关当片电荷非常靠近金属时，即,xo=0,，则将无法在硅基中感应电荷，且不会对平带电压造成影响。反之，当片电荷非常靠近半导体时，即,xo=d,，就如同氧化层固定电荷一般，将具有最大的影响力，并将平带电压提升为,MOS,二极管,对一般任意分布于氧化层中的空间电荷而言，平带电压可表示为,其中,(x),为氧化层中的体电荷密度倘若知道氧化层陷阱电荷的体电荷密度,ot,(x),，以及可动离子电荷的体电荷密度,m,(x),，就可以得到,Q,ot,与,Q,m,以及它们对于平带电压的贡献：,假使功函数差,q,ms,的值不为零，且若界面陷阱电荷的值可以忽略不计，由实验测得的电容,-,电压曲线将会从理想的理论曲线平移一个数值，,MOS,二极管,图中,(a),为一理想,MOS,二极管的,C-V,特性,.,由于受非零值的,q,ms,、,Q,f,、,Q,m,与,Q,ot,的影响，,C-V,曲线将平行偏移平移的,C-V,曲线如图中,(b),所示此外若存有大量的界面陷阱电荷，这些位于界面陷阱处的电荷将随表面电势而变，,C-V,曲线会随其表面电势的变化而改变，因此由于界面陷阱电荷，,C-V,曲线变为图中,(c),所示，,C-V,曲线不但会扭曲变形，而且会产生偏移,MOS,二极管,),(,a,),(,b,),(,c,0,V,-,V,+,0,5,.,0,0,.,1,),(,a,),(,b,),(,c,0,V,-,V,+,0,5,.,0,0,.,1,C,-,V,0,/,C,C,0,/,C,C,例,3,：试计算一,N,A,10,17,cm,-3,及,d=5nm,的,n,+,多晶硅,-SiO,2,-Si,二极管的平带电压假设,Q,t,与,Q,m,在氧化层中可被忽略，且,Q,f,/q,为,5l0,11,cm,-2,解：由图可知，在,N,A,=10,17,cm,-3,时，对,n,+,多晶硅系统而言，其,ms,为,-0.98eV,，且,所以,MOS,二极管,例,4,：假设在氧化层中的氧化层陷阱电荷,Q,ot,的单位体积电荷密度,ot,(y),为一个三角形分布，此分布情形可用,(10,18,-5,10,23,x)cm,-3,函数加以描述，其中,x,为所在位置与金属,-,氧化层界面间的距离氧化层厚度为,20nm.,试计算因,Q,ot,所造成的平带电压的变化量,解：由,得到,和,MOS,二极管,电荷耦合器件的结构如图所示，其器件是由覆盖于半导体衬底上的连续绝缘层,(,氧化层,),上的紧密排列的,MOS,二极管阵列所组成,CCD,可以实现包含影像感测以及信号处理等广泛的电子功能,CCD,的工作原理牵涉到电荷储存以及由栅极电压控制的输运行为图中显示对,CCD,施加一足够大的正偏压脉冲于所有的电极之上，以使其表面发生耗尽,电荷耦合器件,(CCD),一较高的偏压施加于中央的电极上，使中央的,MOS,结构有较深的耗尽区，并形成一电势阱亦即由于中央电极下方较深的耗尽层而产生一个中央呈深阶状的电势分布此时所感应生成的少数载流子,(,电子,),，则会被收集至这个电势阱中。,MOS,二极管,假使右侧电极上的电压增加到超过中央电极的电压时，我们可以得到如图,(b),所示的电势分布。在此情况之下，少数载流子将由中央电极转移至右侧电极。随后，电极的电势可重新调整，使得静止的储存状态位于右侧的电极由这一连串连续的过程，我们可以成功地沿着一线性阵列传送载流子,电荷耦合器件,(CCD),MOS,二极管,2,),(,f,高压加于,a,2,SiO,Si,p,-,V,5,1,=,f,V,10,2,=,f,V,5,3,=,f,Si,p,-,V,5,1,=,f,V,10,2,=,f,V,15,3,=,f,2,SiO,输运,加更高电压，以使电荷,3,),(,f,b,2,),(,f,高压加于,a,2,SiO,Si,p,-,V,5,1,=,f,V,10,2,=,f,V,5,3,=,f,2,),(,f,高压加于,a,2,SiO,Si,p,-,V,5,1,=,f,V,10,2,=,f,V,5,3,=,f,2,SiO,Si,p,-,V,5,1,=,f,V,10,2,=,f,V,5,3,=,f,Si,p,-,V,5,1,=,f,V,10,2,=,f,V,15,3,=,f,2,SiO,输运,加更高电压，以使电荷,3,),(,f,b,Si,p,-,V,5,1,=,f,V,10,2,=,f,V,15,3,=,f,2,SiO,Si,p,-,V,5,1,=,f,V,10,2,=,f,V,15,3,=,f,2,SiO,输运,加更高电压，以使电荷,3,),(,f,b,MOSFET,有许多种缩写形式，如,IGFET,、,MISFET,、,MOST,等,n,沟道,MOSFET,的透视图如图所示它是一个四端点器件，由一个有两个,n,+,区域,(,即源极与漏极,),的,p,型半导体所组成,氧化层上方的金属称为,栅极,(gate),，高掺杂或结合金属硅化物的多晶硅可作为栅极电极，第四个端点为一连接至衬底的欧姆接触基本的器件参数有沟道长度,L(,为两个,n,+,-p,冶金结之间的距离,),、沟道宽度,Z,、氧化层厚度,d,、结深度,r,j,以及衬底掺杂浓度,N,A,.,器件中央部分即为,MOS,二极管,MOSFET,基本原理,2,SiO,L,+,n,+,n,j,r,Z,d,p,衬底,z,),(,y,E,y,),(,x,E,x,源极,栅极,漏极,2,SiO,L,+,n,+,n,j,r,Z,d,p,衬底,衬底,z,),(,y,E,y,),(,x,E,x,z,),(,y,E,y,),(,x,E,x,源极,栅极,漏极,MOSFET,中源极接点作为电压的参考点当栅极无外加偏压时，源极到漏极电极之间可视为两个背对背相接的,p-n,结，而由源极流向漏极的电流只有反向漏电流,MOSFET,的基本特性,当外加一足够大的正电压于栅极上时，,MOS,结构将被反型，以致于在两个,n,+,型区域之间形成表面反型层即沟道源极与漏极通过这一导电的表面,n,型沟道相互连结，并可允许大电流流过沟道的电导可通过栅极电压的变化来加以调节衬底接点可连接至参考电压或相对于源极的反向偏压，衬底偏压亦会影响沟道电导,MOSFET,基本原理,2,SiO,L,+,n,+,n,j,r,Z,d,p,衬底,z,),(,y,E,y,),(,x,E,x,源极,栅极,漏极,2,SiO,L,+,n,+,n,j,r,Z,d,p,衬底,衬底,z,),(,y,E,y,),(,x,E,x,z,),(,y,E,y,),(,x,E,x,源极,栅极,漏极,当在栅极上施加一偏压，并在半导体表面产生反型若在漏极加一小量电压，电子将会由源极经沟道流向漏极,(,对应电流为由漏极流向源极,),因此，沟道的作用就如同电阻一般，漏极电流,I,D,与漏极电压成比例，此即如图,(a),右侧恒定电阻直线所示的,线性区,一、输出特性,：,MOSFET,基本原理,半导体表面强反型形成导电沟道时，沟道呈现电阻特性，当漏,-,源电流通过沟道电阻时将在其上产生电压降。若忽略其它电阻，则漏端相当于源端的沟道电压降就等于漏,-,源偏置电压,V,DS,。由于沟道上存在电压降，使栅绝缘层上的有效电压降从源端到漏端逐渐减小，降落在栅下各处绝缘层上的电压不相等，反型层厚度不相等，因而导电沟道中各处的电子浓度不相等。当漏极电压持续增加，直到漏端绝缘层上的有效电压降低于表面强反型所需的阈值电压,V,T,时，在靠近,y=L,处的反型层厚度,x,i,将趋近于零，此处称为夹断点,P,，如图,(b),此时的漏,-,源电压称为饱和电压,V,Dsat,。超过夹断点后，漏极的电流量基本上维持不变，因为当,V,D,V,Dsat,时，在,P,点的电压,V,Dsat,保持固定,MOSFET,基本原理,沟道被夹断后，若,V,G,不变，则当漏极电压持续增加时，超过夹断点电压,V,Dsat,的那部分即,V,DS,-V,Dsat,将降落在漏端附近的夹断区上，因而夹断区将随,V,DS,的增大而展宽，夹断点,P,随之向源端移动，但由于,P,点的电压保持为,V,Dsat,不变，反型层内电场增强而同时反型载流子数减少，二者共同作用的结果是单位时间流到,P,点的载流子数即电流不变。一旦载流子漂移到,P,点，将立即被夹断区的强电场扫入漏区，形成漏源电流，而且该电流不随,V,DS,的增大而变化，即达到饱和。此即为,饱和区，,如图,(c),所示当然，如果,V,DS,过大，漏端,p-n,结会发生反向击传。,MOSFET,基本原理,为推导出基本的,MOSFET,特性，将基于下列的理想条件：,(1),栅极结构如理想,MOS,二极管，即无界面陷阱、固定氧化层电荷或功函数差；,(2),仅考虑漂移电流；,(3),反型层中载流子的迁移率为固定值；,(4),沟道内杂质浓度为均匀分布；,(5),反向漏电流可忽略；,(6),沟道中由栅极电压所产生的垂直于,I,D,电流方向的电场远大于由漏极电压所产生的平行于,I,D,电流方向的电场,最后的一个条件称为缓变沟道近似法，通常可适用于长沟道的,MOSFET,中，基于此种近似法，衬底表面耗尽区中所包含的电荷量仅由栅极电压产生的电场感应所生成,MOSFET,基本原理,图,(a),为工作于线性区的,MOSFET,根据上述的理想条件，如图,(b),所示，在半导体中距离源极长度为,y,处的每单位面积所感应的电荷，其为图,(a),中间的放大部分，由式,可得,和,其中,s,(y),为位于,y,处的表面电势，而,C,o,=,ox,/d,为每单位面积的栅极电容,MOSFET,基本原理,由于,Q,S,为反型层中每单阿位面积电荷量,Q,n,与表面耗尽区中每单位面积的电荷量,Q,SC,的总和，所以我们可以得到,将上式代入前式可得,反型层的表面电势,s,(y),可以近似为,2,B,+V(y),，其中,V(y),为,y,点与源极电极,(,可视为接地,),间的反向偏压，如图,(c),所示表面耗尽区内的电荷,Q,sc,(y),如前所述可表示为,MOSFET,基本原理,沟道中在,y,处的电导率可近似为,积分项为反型层中单位面积中的总电荷量，即,对一固定的迁移率而言，沟道电导可表示为,所以,每一基本片段,dy(,如图,(b),的沟道电阻为,MOSFET,基本原理,此基本片段上的电压降为,代入上式，并由源极,(y=0,，,V=0),积分至漏极,(y=L,，,V=V,D,),可得,其中,I,D,为与,y,无关的漏极电流将式,MOSFET,基本原理,当,V,D,很小时，式,下图为根据上式所得到的理想,MOSFET,的电流,-,电压特性曲线对一已知的,V,G,而言，漏极电流一开始会随漏极电压线性增加,(,线性区,),，然后逐渐水平，最后达到一饱和值,(,饱和区,),虚线指出当电流达到最大值时的漏极电压,(,即,V,Dsat,),的轨迹,可简化为,MOSFET,基本原理,当漏极电压增加至使得反型层中的电荷值,Q,n,(y),在,y=L,处为零时，在漏极处的移动电子数目将大幅地减少，此点称为夹断点其漏极电压与漏极电流可表示为,V,Dsat,和,I,Dsat,为阈值电压，画出,I,D,对,V,G,的曲线,(,对一已知的小,V,D,而言,),，此曲线称为,转移特性,曲线，阈值电压可以由对,V,G,轴线性外插得出在线性区，沟道电导,g,D,以及跨导,g,m,可表示为,其中,MOSFET,基本原理,将上式代入式,当漏极电压大于,V,Dsat,时，则达到饱和区在,Q,n,(L)=0,的条件下，由式,得到,V,Dsat,的值为,MOSFET,基本原理,对一处于饱和区的理想,MOSFET,而言，沟道电导为零，且跨导由最上面式子得到：,对低衬底掺杂与薄氧化层而言，饱和区的阈值电压,V,T,与式,可得饱和电流为,相同在高掺杂浓度下，,V,T,变得与,V,G,有关,MOSFET,基本原理,所以,例,5,：对一,n,型沟道,n,型多晶硅,-SiO,2,-Si,的,MOSFET,，其栅极氧化层厚,8nm,，,N,A,=10,17,cm,-3,且,V,G,=3V,，试计算其,V,Dsat,。,解：,MOSFET,基本原理,依据反型层的形式，,MOSFET,有四种基本的形式假如在零栅极偏压下，沟道的电导非常低，必须在栅极外加一正电压以形成,n,沟道，则此器件为增强型,(,或称常关型,)n,沟道,MOSFET,如果在零偏压下，已有,n,沟道存在，而必须外加一负电压来排除沟道中的载流子，以降低沟道电导，则此器件为耗尽型,(,或称常开型,)n,沟道,MOSFET,同样也有,p,沟道增强型与耗尽型,MOSFET,需注意的是，对增强型,n,沟道器件而言，必须施加一个大于阈值电压,V,T,的正栅极偏压，才能有显著的漏极电流流通对耗尽型,n,沟道器件而言，在,V,G,=0,时已有大量电流流通，且变动栅极电压可以增减其电流以上的讨论在改变极性后，亦可适用于,p,沟道器件,MOSFET,的种类,MOSFET,基本原理,MOSFET,基本原理,类型,剖面图,输出特性,转移特性,),(,n,常闭,沟增强型,),(,n,常开,沟耗尽型,),(,p,常闭,沟增强型,),(,p,常开,沟耗尽型,+,G,+,n,+,n,p,+,D,D,I,沟道,n,G,+,n,+,n,p,+,D,D,I,+,-,-,G,+,p,+,p,n,-,D,D,I,G,+,p,+,p,n,-,D,D,I,+,-,沟道,p,D,I,0,D,V,1,2,3,V,4,G,=,V,D,I,0,D,V,2,-,0,V,1,G,=,V,1,-,0,D,I,D,V,-,1,-,2,-,3,-,V,4,G,-,=,V,D,I,0,D,V,-,1,2,0,V,1,G,-,=,V,+,-,0,Tn,V,D,I,Tp,V,0,G,V,D,I,+,-,+,0,Tn,V,D,I,G,V,-,+,-,0,G,V,D,I,类型,剖面图,输出特性,转移特性,),(,n,常闭,沟增强型,),(,n,常开,沟耗尽型,),(,p,常闭,沟增强型,),(,p,常开,沟耗尽型,+,G,+,n,+,n,p,+,D,D,I,+,G,+,n,+,n,p,+,D,D,I,沟道,n,G,+,n,+,n,p,+,D,D,I,+,-,G,+,n,+,n,p,+,D,D,I,+,-,-,G,+,p,+,p,n,-,D,D,I,-,G,+,p,+,p,n,-,D,D,I,G,+,p,+,p,n,-,D,D,I,+,-,沟道,p,G,+,p,+,p,n,-,D,D,I,+,-,G,+,p,+,p,n,-,D,D,I,+,-,沟道,p,D,I,0,D,V,1,2,3,V,4,G,=,V,D,I,0,D,V,1,2,3,V,4,G,=,V,D,I,0,D,V,2,-,0,V,1,G,=,V,1,-,D,I,0,D,V,2,-,0,V,1,G,=,V,1,-,0,D,I,D,V,-,1,-,2,-,3,-,V,4,G,-,=,V,0,D,I,D,V,-,1,-,2,-,3,-,V,4,G,-,=,V,D,I,0,D,V,-,1,2,0,V,1,G,-,=,V,D,I,0,D,V,-,1,2,0,V,1,G,-,=,V,+,-,0,Tn,V,D,I,+,-,0,Tn,V,D,I,Tp,V,0,G,V,D,I,+,-,Tp,V,0,G,V,D,I,+,-,+,0,Tn,V,D,I,G,V,-,+,0,Tn,V,D,I,G,V,-,+,-,0,G,V,D,I,+,-,0,G,V,D,I,阈值电压是,MOSFET,最重要的参数之一，理想的阈值电压如式,阈值电压控制,然而，当考虑固定氧化层电荷以及功函数差时，将会有一平带电压偏移除此之外，衬底偏压同样也能影响阈值电压当一反向偏压施加于衬底与源极之间时，耗尽区将会加宽，欲达到反型所需的阈值电压必须增大，以提供更大的,Q,sc,。,可改变阈值电压的各项参数如下：,其中,V,BS,为反向衬底,-,源极偏压 。,MOSFET,基本原理,精确控制集成电路中各,MOSFET,的阈值电压，对可靠的电路工作而言是不可或缺的一般来说，阈值电压可通过将离子注入沟道区来加以调整,如：穿过表面氧化层的硼离子注入通常用来调整,n,沟道,MOSFET,的阈值电压这种方法可以精确地控制杂质的数量，所以阈值电压可得到严格的控制带负电的硼受主增加沟道内掺杂的水平，因此,V,T,将随之增加相同地，将少量的硼注入,p,沟道,MOSFET,，可降低,V,T,的绝对值右图为不同掺杂浓度的,V,T,。,MOSFET,基本原理,例,6,：对一个,N,A,10,17,cm,-3,与,Q,f,/q,510,11,cm,-2,的,n,沟道,n,+,多晶硅,-SiO,2,-Si,的,MOSFET,而言，若栅极氧化层为,5nm,，试计算,V,T,值需要多少的硼离子剂量方能使,V,T,增加至,0.6V?,假设注入的受主在,Si-SiO,2,界面形成一薄电荷层,解：,由,设,V,BS,=0,，得,硼电荷造成平带电压漂移,qF,B,/C,o,，因此,MOSFET,基本原理,也可以通过改变氧化层厚度来控制,V,T,随着氧化层厚度的增加，,n,沟道,MOSFET,的阈值电压变得更大些，而,p,沟道,MOSFET,将变得更小些对一固定的栅极电压而言，较厚的氧化层可轻易地降低电场强度,.,解：,而其它各量与例,6,相同，故,例,7,：若例,6,中的栅氧化成厚度增加为,500nm,，其,V,T,=?,此时,MOSFET,基本原理,功函数差和衬底偏压亦可用来调整阈值电压因衬底偏压所导致阈值电压的变化为,解：,假如画出漏极电流对,V,G,的图形，则,V,G,轴的截距即为阈值电压，如图，随着衬底电压,V,BS,由,0V,增至,2V,，阈值电压亦由,0.56V,增至,1.03V,阈值电压提升较大,例,8,：针对例中阈值电压,V,T,为,-0.02V,的,MOSFET,器件，假如衬底电压由,0V,增加至,2V,，试计算阈值电压的变化量,MOSFET,基本原理,MOSFET,尺寸的缩减在一开始即为一持续的趋势,.,在集成电路中,较小的器件尺寸可达到较高的器件密度此外，较短的沟道长度可改善驱动电流,(I,D,1/L),以及工作时的特性然而，由于器件尺寸的缩减，沟道边缘,(,如源极、漏极及绝缘区边缘,),的扰动将变得更加重要因此器件的特性将不再遵守长沟道近似的假设,前面所得到的阈值电压是基于渐变沟道近似推导得出的，亦即衬底耗尽区内的电荷仅由栅极电压产生的电场所感应即,V,T,与源极到漏极间的横向电场无关然而随着沟道长度的缩减，源极与漏极间的电场将会影响电荷分布、阈值电压控制以及器件漏电等器件特性,短沟道效应,(short-channel effect ),MOSFET,按比例缩小,当沟道的边缘效应变得不可忽略时，随着沟道的缩减，,n,沟道,MOSFET,的阈值电压通常会变得不像原先那么正，而对于,p,沟道,MOSFET,而言，则不像原先那么负，下图显示了在,V,DS,=0.05V,时,V,T,下跌的现象,一、线性区中的阈值电压下跌,( Vth roll-off ),MOSFET,按比例缩小,0,2,.,0,4,.,0,6,.,0,2,.,0,-,4,.,0,-,0,2,.,0,4,.,0,6,.,0,V,05,.,0,DS,=,V,V,8,.,1,DS,=,V,NMOS,PMOS,V,05,.,0,DS,-,=,V,V,8,.,1,DS,-,=,V,0,2,.,0,4,.,0,6,.,0,2,.,0,-,4,.,0,-,0,2,.,0,4,.,0,6,.,0,0,2,.,0,4,.,0,6,.,0,2,.,0,-,4,.,0,-,0,2,.,0,4,.,0,6,.,0,V,05,.,0,DS,=,V,V,8,.,1,DS,=,V,NMOS,PMOS,V,05,.,0,DS,-,=,V,V,8,.,1,DS,-,=,V,m,/,m,栅,L,V,/,T,V,阈值电压下跌可用如图所示的电荷共享模型来加以解释，此图为一个,n,沟道,MOSFET,的剖面图，且器件工作在线性区,(V,DS,0.1V),，因此漏极结的耗尽区宽度几乎与源极结相同由于沟道的耗尽区与源极和漏极的耗尽区重叠，由栅极偏压产生的电场所感应生成的电荷可用这梯形区域来近似等同,阈值电压漂移量,V,T,是因为耗尽区由长方形,LW,m,变为梯形,(L+L)W,m,/2,，而使得电荷减少所造成的,V,T,为：,其中,N,A,为衬底的掺杂浓度，,W,m,为耗尽区宽度，,r,j,为结深度，,L,为沟道长度，而,C,o,为每单位面积的栅极氧化层电容,MOSFET,按比例缩小,当短沟道,MOSFET,的漏极电压由线性区增至饱和区时，其阈值电压下跃将更严重此效应称为,漏极导致势垒下降,数个不同沟道长度的,n,沟道器件的源极与漏极间的表面电势如图所示，点线为,V,DS,=0,，实线为,V,DS,0,当栅极电压小于,V,T,时，,p-,型硅衬底在,n,+,源极与漏极间形成一势垒，并限制电子流由源极流向漏极,二、漏极导致势垒下降,(DIBL),MOSFET,按比例缩小,DIBL,造成在,SiO,2,/Si,的界面形成漏电路径当漏极电压足够大时，可能也会有显著的漏电流由源极经短沟道,MOSFET,的本体流至漏极，此亦可归因于漏极结耗尽区的宽度会随着漏极电压增加而扩张在短沟道的,MOSFET,中，源极结与漏极结耗尽区宽度的总和与沟道长度相当当漏极电压增加时，漏极结的耗尽区逐渐与源极结合并，因此大量的漏极电流可能会由漏极经本体流向源极，因此，器件将会有非常高的漏电流，这也显示出本体穿通效应相当显著，栅极不再能够将器件完全关闭，且无法控制漏极电流高漏电流将限制短沟道,MOSFET,器件的工作,三、本体穿通,(punch-through),MOSFET,按比例缩小,当器件尺寸缩减时,必须将短沟道效应降至最低程度,以确保正常的器件特性及电路工作,.,在器件按比例缩小设计时需要一些准则，一个简要维持长沟道特性的方法为将所有的尺寸及电压，除上一按比例缩小因素,(,1),，如此内部电场将保持如同长沟道,MOSFET,一般，此方法称为,定电场按比例缩小定律,(CE),.,按比例缩小规范,(scaling rule),恒定电场定律的问题,阈值电压不可能缩的太小,源漏耗尽区宽度不可能按比例缩小,电源电压标准的改变会带来很大的不便,MOSFET,按比例缩小,按比例缩小规范,(scaling rule),MOSFET,按比例缩小,恒定电压等比例缩小规律,(,简称,CV,律,),保持电源电压,V,ds,和阈值电压,V,th,不变，对其它参数进行等比例缩小,按,CV,律缩小后对电路性能的提高远不如,CE,律，而且采用,CV,律会使沟道内的电场大大增强,CV,律一般只适用于沟道长度大于,1,m,的器件，它不适用于沟道长度较短的器件。,MOSFET,按比例缩小,CMOS(complementary MOS),由成对的互补,p,沟道与,n,沟道,MOSFET,所组成由于具有低功率损耗以及较佳的噪声抑制能力，,CMOS,逻辑为目前集成电路设计的最常用技术由于低功率损耗的需求，目前仅有,CMOS,技术被使用于,ULSI,的制造,如图所示为,CMOS,反相器的结构，其中,p,沟道与,n,沟道,MOSFET,均为增强型晶体管。,p,与,n,沟道晶体管的栅极连接在一起，并作为此反相器的输入端，而它们漏极亦连接在一起，并作为反相器的输出端,n,沟道,MOSFET,的源极与衬底接点均接地，而,p,沟道,MOSFET,的源极与衬底则连接至电源供应端,(V,DD,),。,CMOS与双极型CMOS(BiCMOS),CMOS,反相器,当输入电压为低电压时,(,即,V,in,=0,，,V,GSn,=0,V,Tn,),，,n,沟道,MOSFET,关闭，然而由于,|V,GSp,|V,DD,|V,Tp,|,，,(V,GSp,与,V,Tp,为负值,),，所以,p,沟道,MOSFET,为导通态因此，输出端通过,p,沟道,MOSFET,充电至,V,DD,。,当输入电压逐渐升高，使栅极电压等于,V,DD,时，因为,V,GSn,=V,DD,V,Tn,，所以,n,沟道,MOSFET,将被导通，而由于,|V,GSp,|0|V,Tp,|,，所以,p,沟道,MOSFET,将被关闭因此输出端将经,n,沟道,MOSFET,放电至零电势,CMOS与双极型CMOS(BiCMOS),如图所示为,CMOS,反相器的输出特性，其中显示,I,p,以及,I,n,为输出电压,(V,out,),的函数,I,p,为,p,沟道,MOSFET,由源极,(,连接至,V,DD,),流向漏极,(,输出端,),的电流；,I,n,为,n,沟道,MOSFET,由漏极,(,输出端,),流向源极,(,连接至接地端,),的电流,需注意的是在固定,V,out,下，增加输入电压,(V,in,),将会增加,I,n,而减少,I,p,。然而在稳态时，,I,n,应与,I,p,相同对于给定一个,V,in,，可由,I,n,(V,in,),与,I,p,(V,in,),的截距，计算出相对应的,V,out,CMOS与双极型CMOS(BiCMOS),如图所示的,V,in,-V,out,曲线称为,CMOS,反相器的传输曲线。,CMOS,反相器的一个重要的特性是，当输出处于逻辑稳态,(,即,V,out,=0,或,V,DD,),时，仅有一个晶体管导通，因此由电源供应处流到地端的电流非常小，且相当于器件关闭时的漏电流事实上，只有在两个器件暂时导通时的极短暂态时间内才会有大电流流过。因此与其他种类如,n,沟道,MOSFET,、双极型等逻辑电路相比，其稳态时的功率损耗甚低,CMOS与双极型CMOS(BiCMOS),CMOS,有低功率消耗及高器件密度的优点，使其适用于复杂电路的制作然而与双极型技术相比，,CMOS,的低电流驱动能力限制了其在电路上的表现,BiCMOS,是将,CMOS,及双极型器件整合在同一芯片上的技术,BiCMOS,电路包含了大部分的,CMOS,器件以及少部分的双极型器件，它综合了双极器件高跨导、强负载驱动能力和,CMOS,器件高集成度、低功耗的优点，使其互相取长补短，发挥各自优势，给高速、高集成度、高性能的,LSI,及,VLSI,的发展开辟了一条新的道路然而，这需增加额外的制作复杂度、较长的制作时间及较高的费用,CMOS与双极型CMOS(BiCMOS),双极型,CMOS,（,BiCMOS,）,半导体存储器可区分为挥发性,(volatile),与非挥发性,(nonvolatile),存储器两类。挥发性存储器，如动态随机存储器,(DRAM),和静态随机存储器,(SRAM),，若其电源供应关闭，将会丧失所储存的信息。相比之下，非挥发性存储器却能在电源供应关闭时保留所储存的信息。目前，,DRAM,与,SRAM,被广泛地使用于个人电脑以及工作站，主要归功于,DRAM,的高密度与低价格以及,SRAM,的高速。非挥发性存储器则广泛应用于如移动电话、数码相机及智能,IC,卡等便携式的电子系统中，主要是因为它提供低功率损耗及非挥发性的能力。,MOS,存储器,半导体存储器,如图所示为一,DRAM,的存储单元阵列。存储单元含有,MOSFET,以及一个,MOS,电容器,(,即,1T/1C,存储单元,),。,MOSFET,的作用就如同一个开关，用来控制存储单元写入、更新以及读出的操作，电容器则作为电容存储之用。,在写入周期中，,MOSFET,导通，因此位线中的逻辑状态可转移至储存电容器中。在实际应用上，由于储存端虽小但不可忽略的漏电流，使得储存于电容器中的电荷会逐渐地流失。因此，,DRAM,的工作是“动态”的，因为其信息需要周期性,(,一般为,2ms,50ms),地重新更新。,MOS,存储器,DRAM,1T/1C DRAM,存储单元的优点在于其结构非常简单且面积小为了增加芯片中的存储密度，按比例缩小存储单元的尺寸是必须的，然而由于电容器电极面积也会随之缩减，因而降低了电容器的储存能力,为了解决这一问题，可利用高介电常数的材料采取代传统的氧化物,-,氮化物复合材料,(,介电系数为,4,6),作为电容器的介电材料，可增加其电容值,MOS,存储器,DRAM,SRAM,是使用一双稳态的触发器,(flip-flop),结构来