资源描述
,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,1,第2章,微处理器与总线,2,主要内容：,微处理器的功能和结构,8088,/8086,微处理器,特点,主要引线功能和内部结构,内部寄存器,实地址模式下的存储器寻址,总线时序,总线,一、微处理器及,8088/8086CPU,3,1.,微处理器,运算器,控制器,内部寄存器,4,微处理器,5,2.,程序和指令,程序：,具有一定功能的指令的有序集合,指令：,由人向计算机发出的、能够为计算机所识别的命令。,6,3.,指令执行的一般过程,取指令,取指部件，分析部件，执行部件,指令译码,读取操作数,执行指令,存放结果,7,4.,顺序执行和并行流水线,顺序执行方式：,各功能部件交替工作，按顺序完成指令的执行过程。,并行流水线方式：,各功能部件并行工作。,8,顺序工作方式,取指令1,执行,指令1,分析,指令1,CPU,BUS,忙碌,忙碌,取指令,2,执行,指令,2,分析,指令,2,9,并行流水线工作方式,EU,取指令1,执行,指令1,分析,指令1,CPU,取指令,2,执行,指令,2,分析,指令,2,取指令,3,执行,指令,3,分析,指令,3,BIU,忙碌,忙碌,忙碌,忙碌,忙碌,10,5.,8088/8086,CPU,的特点,采用并行流水线工作方式,通过设置指令预取队列实现,对内存空间实行分段管理,将内存分为4个段并设置地址段寄存器，以实,现对1,MB,空间的寻址,支持多处理器系统,CPU,内部结构,存储器寻址部分,工作模式,11,6. 8088CPU,的两种工作模式,8088可工作于两种模式下,最小模式,最大模式,最小模式为单处理器模式。,最大模式为多处理器模式。,12,两种工作模式的选择方式,8088是工作在最小还是最大模式由,MN/MX,引线的状态决定。,MN/MX=0,工作于最大模式,MN/MX=1,工作于最小模式,13,二、,8088,/8086,的引线及功能,14,1.,主要引线,最小模式下的,8088,引线,地址线和数据线：,AD,0,AD,7,：,低8位地址和低,8,位数据信号分时复用。在传送地址信号时为单向，传送数据信号时为双向。,A,16,-A,19,：,高4位地址信号，与状态信号分时复用。,A,8,A,15,：,8位地址信号,15,主要的控制和状态信号,WR：,写信号；,RD：,读信号；,IO/M：,为,“,0,”,表示访问内存，,为,“,1,”,表示访问接口；,DEN：,低电平有效时，允许进行读/写操作；,DT/R,：,数据收发器的传送方向控制；,ALE,：地址锁存信号；,RESET：,复位信号。,16,例：,当,WR=1，RD=0，IO/M=0,时，,表示,CPU,当前正在进行,读存储器,操作,17,READY,信号,18,中断请求和响应信号,INTR：,可屏蔽中断请求输入端,NMI：,非屏蔽中断请求输入端,INTA：,中断响应输出端,19,总线保持信号,HOLD：,总线保持请求信号输入端。当,CPU,以外的其他设备要求占用总线时，,通过该引脚向,CPU,发出请求。,HLDA：,总线保持响应信号输出端。,CPU,对,HOLD,信号的响应信号,。,20,2.,8088,和,8086CPU,引线功能比较,数据总线宽度不同,8088,的外部总线宽度是,8,位，,8086,为,16,位。,访问存储器和输入输出控制信号含义不同,8088IO/M=0,表示访问内存；,8086IO/M=1,表示访问内存。,其他部分引线功能的区别,21,三、,8088,/8086,的内部结构,22,1.,组成,8088,/8086,内部由两部分组成：,执行单元（,EU）,总线接口单元（,BIU）,23,2.,执行单元,运算器,8个通用寄存器,1个标志寄存器,EU,部分控制电路,教材第,43,页图2-,6,图,24,执行单元,功能,指令译码,指令执行,暂存中间运算结果,保存运算结果特征,指令的执行,在标志寄存器,FLAGS,中,在,ALU,中完成,在通用寄存器中,25,3.,总线接口单元,功能：,从内存中取指令到指令预取队列,指令预取队列是并行流水线工作的基础,负责与内存或输入/输出接口之间的数据传送,在执行转移程序时，,BIU,使指令预取队列复位，从指定的新地址取指令，并立即传给执行单元执行。,26,结论,指令预取队列的存在使,EU,和,BIU,两个部分可同时进行工作，从而：,提高了,CPU,的效率；,降低了对存储器存取速度的要求,27,四、内部寄存器,28,内部寄存器的类型,含14个16位寄存器，按功能可分为三类,8个通用寄存器,4个段寄存器,2个控制寄存器,深入理解：每个寄存器中数据的含义,29,1.,通用寄存器,数据寄存器（,AX，BX，CX，DX）,地址指针寄存器（,SP，BP）,变址寄存器（,SI，DI）,30,数据寄存器,8088,/8086,含4个16位数据寄存器，它们又可分为8个8位寄存器，即：,AX,BX,CX,DX,AH，AL,CH，CL,BH，BL,DH，DL,31,数据寄存器特有的习惯用法,AX：,累加器。所有,I/O,指令都通过,AX,与接口传送,信息，中间运算结果也多放于,AX,中；,BX：,基址寄存器。,在间接寻址中用于存放基地址；,CX：,计数寄存器。用于在循环或串操作指令,中存放计数值；,DX：,数据寄存器。,在间接寻址的,I/O,指令中存放,I/O,端口地址,；在32位乘除法运算时，存放,高16位数。,32,地址指针寄存器,SP：堆栈指针寄存器，其内容为栈顶的,偏移地址；,BP：,基址指针寄存器，常用于在访问内,存时存放内存单元的,偏移地址。,33,BX,与,BP,在应用上的区别,作为通用寄存器，二者均可用于存放数据；,作为基址寄存器，用,BX,表示所寻找的数据在,数据段,；用,BP,则表示数据在,堆栈段,。,34,变址寄存器,SI：,源变址寄存器,DI：,目标变址寄存器,变址寄存器在指令中常用于存放数据在内存中的地址。,35,2.,控制寄存器,IP,指令指针寄存器，其内容为下一条要执行指令的偏移地址。,FLAGS,标志寄存器，存放运算结果的特征,6个状态标志位（,CF，SF，AF，PF，OF，ZF）,3个控制标志位（,IF，TF，DF）,内存中的程序,指令,1,指令,2,指令,n,分析,获取操作数,执行,存放结果,程序计数器,PC,地址,CPU,取出,操作数,36,状态标志位,（,1,）,CF,（,Carry Flag,）,进位标志位。加,(,减,),法运算时，若最高位有进,(,借,),位则,CF=1,PF,（,Parity Flag,）,奇偶标志位。运算结果的低,8,位中,“,1,”,的个数为偶数时,PF=l,AF,（,Auxiliary Carry Flag,）,辅助进位标志位。加,(,减,),操作中，若,Bit3,向,Bit4,有进位,(,借位,),，,AF=1,37,状态标志位,（,2,）,ZF,（,Zero Flag,）,零标志位。当运算结果为零时,ZF=1,SF,（,Sign Flag,）,符号标志位。当运算结果的最高位为,1,时，,SF=l,OF,（,Overflow Flag,）,溢出标志位。当算术运算的结果超出了有符号数的可表达范围时，,OF=l,38,状态标志位例,给出以下运算结果及运算后各状态标志位的状态：,10110110+11110100,10110110,+ 11110100,10101010,1,CF= OF=,AF= PF=,SF= ZF=,1,1,1,0,1,0,39,控制标志位,TF,（,Trap Flag,）,陷井标志位，也叫跟踪标志位。,TF=1,时，使,CPU,处于单步执行指令的工作方式。,IF,（,Interrupt Enable Flag,）,中断允许标志位。,IF=1,使,CPU,可以响应可屏蔽中断请求。,DF,（,Direction Flag,）,方向标志位。在数据串操作时确定操作的方向。,40,3.,段寄存器,作用,用于存放相应逻辑段的段基地址,8086/8088,内存中逻辑段的数量,最多为,64K,个,8086/8088,内存中逻辑段的类型,代码段,数据段,附加段,堆栈段,存放指令代码,存放操作的数据,存放操作的数据,存放暂时不用但需保存的数据。,为什么叫逻辑段？,每个段寄存器中存放的内容,=,？,41,段寄存器,CS,代码段寄存器，存放代码段的段基地址。,DS,数据段寄存器 ，存放数据段的段基地址。,ES,附加段寄存器，存放数据段的段基地址。,SS,堆栈段寄存器， 存放堆栈段的段基地址,段寄存器的值表明相应逻辑段在内存中的位置,42,五、存储器寻址,43,1.,内存单元的编址,（,1,）,每个内存单元在整个内存空间中都具有惟一的地址,每个内存单元的地址码都由两部分组成：,段（基）地址,16,位,段内地址,16,位,相对地址,/,偏移地址,物理地址,8088,为,16,位结构，所以段地址和偏移地址均为,16,位,44,存储器的编址,（,2,）,段基地址：,决定存储单元在内存中的位置,相对地址（偏移地址）,决定该存储单元相对段内第一个单元的距离,逻辑段的起始地址称为段首,每个逻辑段内的第一个单元,段首的偏移地址,=0,45,存储器的编址,（,3,）,0 0 0 0,段基地址（16位）,段首地址（段首的物理地址）, , ,19,0,4,段首的偏移地址：,0000H,段基地址（16位）, , ,31,0,15, , ,46,存储器的编址,（,4,）,例：,段基地址 =6000,H,段首地址,偏移地址,=0009H,物理地址,数据段,600,0,9,H,00,H,12,H,600,0,0,H,9,物理地址：,内存单元在整个内存空间中的惟一地址,47,2.,实地址模式下的存储器地址变换,内存,物理地址由段基地址和,偏移地址组成,物理地址=段基地址16+偏移地址,0 0 0 0,段首地址, , ,19,0,4, , ,偏移地址,+,物理地址,48,例：,已知,CS=1055H，,DS=250AH,ES=2EF0H,SS=8FF0H,画出各段在内存中的分布。,49,例：,CS=1055H,段首地址,=10550H,DS=250AH,段首地址,=250A0H,ES=2EF0H,SS=8FF0H,10550,H,250,A0H,2,EF00H,8,FF00H,代码段,数据段,附加段,堆栈段,50,例,设某操作数存放在数据段，,DS=250AH,，数据所在单元的偏移地址,=0204H,。则该操作数所在单元的物理地址为：,250,AH,16+0204,H = 252A4H,51,3.,存储器的保护模式,保护模式：,支持多任务的工作模式，提供了多任务保护机制；,内存段的访问受到限制，不能再随意存取数据段。,保护模式下的内存访问,不再直接从段寄存器中获得段基地址，段基地址存放在内存的段描述符表中，由段描述符寄存器给出段描述符表的基地址，段寄存器中仅存放段选择符。,52,保护模式下的存储器地址变换,53,4.,堆栈及堆栈段的使用,堆栈：,内存中一个特殊区域，用于存放暂时不用或需要保护的数据。,常用于响应中断或子程序调用。,54,例：,已知,SS=1000H,，,SP=0100H,则：,堆栈段的段首地址=,栈顶（偏移）地址=,若该段最后一个单元,地址为10,200H,，则：,栈底偏移地址=,段首,栈底,栈顶,堆栈区,10000H,0100H,0200H,55,5.,内部寄存器小结,全部为,16,位寄存器,只有,4,个数据寄存器分别可分为,2,个,8,位寄存器,所有,16,位寄存器中：,全部通用寄存器中，只有,AX,和,CX,中的内容一定为参加运算的数据，其余通用寄存器中的内容可能是数据，也可能是存放数据的地址；,SP,中的内容通常为堆栈段的栈顶地址；,段寄存器中的内容为相应逻辑段的段地址；,IP,中的内容为下一条要取的指令的偏移地址；,FLAGS,中有,9,位标志位,56,6.,实模式下的存储器寻址小结,每个内存单元在整个内存空间中都具有惟一地址,每个内存单元的地址都由两部分组成：,段基地址 段内相对地址（偏移地址）,段基地址决定了逻辑段在内存中所占的区域，改变段基地址，则改变了逻辑段的位置。,一个逻辑段的默认长度为,64KB,，最小长度值为,16B,。,逻辑段可以有多个，但只有,4,种类型。在一个程序模块中，每种类型的逻辑段最多只能有一个。,57,六、总线时序,58,时序,时序：,CPU,各引脚信号在时间上的关系,总线周期：,CPU,完成一次访问内存（或接口）操作所需要的时间。,一个总线周期至少包括4个时钟周期。,59,七、,8088,系统总线,60,主要内容：,总线的基本概念和分类；,总线的工作方式；,常用系统总线标准。,61,1.,概述,总线：,是,一组导线和相关的控制、驱动电路,的,集合。是计算机系统各部件之间传输地址、数据和控制信息,的,通道。,地址总线（,AB）,数据总线（,DB）,控制总线（,CB）,62,2.,总线分类,CPU,总线,系统总线,外部总线,片内总线,片外总线,按相对,CPU,的位置分,按层次结构分,63,3.,总线的系统结构,单总线结构,CPU,M,M,I/O,I/O,I/O,64,多总线结构,面向,CPU,的双总线结构,面向主存的双总线结构,双总线结构,多总线结构,65,面向,CPU,的双总线结构,存储器与,I/O,接口间无直接通道,CPU,M,I/O,I/O,I/O,66,面向存储器的双总线结构,在单总线结构基础上增加一条,CPU,到存储器的高速总线,CPU,M,I/O,I/O,I/O,67,现代微机中的多总线结构,68,4.,总线的基本功能,数据传送,仲裁控制,出错处理,总线驱动,69,5.,常用系统总线,ISA（8/16,位）,PCI（32/64,位）,A,GP（,加速图形端口，用于提高图形处理能力）,PCI-E,（,PCI Express,）,目前最新的系统总线标准，采用串行方式传输数据，依靠高频率来获得高性能。,70,6.,总线的主要性能指标,总线带宽（,B/S）：,单位时间内总线上可传送,的数据量,总线位宽（,bit,）：,能同时传送的数据位数,总线的工作频率（,MHz,）,总线带宽=,（位宽/8）,（工作频率/每个存取周期的时钟数）,71,7.,两种工作模式下的总线连接,8088可工作于两种模式下,最小模式为单处理器模式，控制信号较少，一般可不必接总线控制器。,最大模式为多处理器模式，控制信号较多，须通过总线控制器与总线相连。,72,最小模式下的总线连接示意图,8088,CPU,控制总线,数据总线,地址总线,地址,锁存,数据,收发,ALE,时钟发,生 器,73,最大模式下的总线连接示意图,8088,CPU,数据总线,地址总线,地址,锁存,数据,收发,ALE,时钟发,生 器,总 线,控制器,控制总线,74,本章小结,微处理器的一般构成,8088CPU,的主要引线及其功能,8088CPU,的内部结构,内部寄存器功能,寄存器中数据的含义,8,位寄存器中存放的均为运算的数据,存储器寻址,逻辑地址，段基地址，偏移地址，物理地址,堆栈,栈顶地址，栈底地址，堆栈段基地址,75,谢谢大家！,
展开阅读全文