数字电路课件 4 4 组合逻辑电路分析1

,4.4 假设干典型的组合逻辑集成电路,4.4.1 编码器,4.4.2 译码器/数据分配器,4.4.3 数据选择器,4.4.4 数值比较器,4.4.5 算术运算电路,一、 编码器 (Encoder)的概念与分类,编码：,赋予二进制代码特定含义的过程称为编码。,如：8421BCD码中，用1000表示数字8,如：ASCII码中，用1000001表示字母A等,编码器：,具有编码功能的逻辑电路。,4.4.1 编码器,能将每一个编码输入信号变换为不同的二进制的代码输出。,如8线-3线编码器：将8个输入的信号分别编成 8个3位二进,制数码,输出。,如BCD编码器：将10个编码输入信号分别编成10个4位码输出。,编码器的逻辑功能,：,普通编码器：任何时候只允许输入一个有效编码信号，否那么输出就会发生混乱。,优先编码器：,允许同时输入两个以上的有效编码信号。当同时输入几个有效编码信号时，优先编码器能按预先设定的优先级别，只对其中优先权最高的一个进行编码。,编码器的分类：,普通编码器,优先编码器。,二进制编码器的结构框图,普通二进制编码器,1. 编码器的工作原理,I,0,I,1,Y,n,-,1,Y,0,Y,1,1,n,2,-,I,二进制,编码器,2,n,个,输入,n,位二进,制码输出,2. 4,线,2,线普通二进制编码器,(,设计,),1,0,0,0,0,1,0,0,0,0,1,0,0,0,0,1,Y,0,Y,1,I,3,I,2,I,1,I,0,（2）逻辑功能表,编码器的输入为高电平有效。,（a）逻辑框图,4输入,二进制码输出,1,1,0,1,1,0,0,0,该电路是否可以再简化？,3. 键盘输入8421BCD码编码器分析,代码输出,使能标志,编码输入,输,入,输,出,S,0,S,1,S,2,S,3,S,4,S,5,S,6,S,7,S,8,S,9,A,B,C,D,GS,1,1,1,1,1,1,1,1,1,1,0,0,0,0,0,1,1,1,1,1,1,1,1,1,0,1,0,0,1,1,1,1,1,1,1,1,1,1,0,1,1,0,0,0,1,1,1,1,1,1,1,1,0,1,1,0,1,1,1,1,1,1,1,1,1,1,0,1,1,1,0,1,1,0,1,1,1,1,1,1,0,1,1,1,1,0,1,0,1,1,1,1,1,1,0,1,1,1,1,1,0,1,0,0,1,1,1,1,0,1,1,1,1,1,1,0,0,1,1,1,1,1,0,1,1,1,1,1,1,1,0,0,1,0,1,1,0,1,1,1,1,1,1,1,1,0,0,0,1,1,0,1,1,1,1,1,1,1,1,1,0,0,0,0,1,该编码器为输入低电平有效,2,.,键盘输入,8421BCD,码编码器,功能表,当所有的输入都为1时，,Y,1,Y,0,= ？,Y,1,Y,0,= 00,无法输出有效编码。,结论：普通编码器不能同时输入两个已上的有效编码信号,I,2,= I,3,=,1 ,I,1,= I,0,=,0时，,Y,1,Y,0,= ？,Y,1,Y,0,= 00,4.,优先编码器,(1) 优先编码器的提出：,实际应用中，经常有两个或更多输入编码信号同时有效。,必须根据轻重缓急，规定好这些外设允许操作的先后次 序，即优先级别。,识别多个编码请求信号的优先级别，并进行相应编码的逻辑部件称为优先编码器。,( 2 ) 优先编码器线(42 线优先编码器)设计,1列出功能表,输,入,输,出,I,0,I,1,I,2,I,3,Y,1,Y,0,1,0,0,0,0,0,1,0,0,0,1,1,0,1,0,1,1,1,高,低,2写出逻辑表达式,3画出逻辑电路略,输入编码信号高电平有效，输出为二进制代码,输入编码信号优先级从高到低为,I,0,I,3,输入为编码信号,I,3,I,0,输出为,Y,1,Y,0,3,3,2,1,I,I,I,Y,+,=,3,3,2,1,0,I,I,I,I,Y,+,=,优先编码器,CD4532,的示意框图、引脚图,5.,集成电路编码器,CD4532,电路图,优先编码器CD4532功能表,输,入,输,出,EI,I,7,I,6,I,5,I,4,I,3,I,2,I,1,I,0,Y,2,Y,1,Y,0,GS,EO,L,L,L,L,L,L,H,L,L,L,L,L,L,L,L,L,L,L,L,H,H,H,H,H,H,H,L,H,L,H,H,H,L,H,L,H,L,L,H,H,L,H,H,L,H,L,L,L,H,H,L,L,H,L,H,L,L,L,L,H,L,H,H,H,L,H,L,L,L,L,L,H,L,H,L,H,L,H,L,L,L,L,L,L,H,L,L,H,H,L,H,L,L,L,L,L,L,L,H,L,L,L,H,L,为什么要设计GS、EO输出信号？,高电平输入使能端,输出使能端,编码器工作状态标志,例 用二片CD4532构成16线-4线优先编码器,其逻辑图如以下图所示，试分析其工作原理。,。,0,0,0,0 0 0 0,无编码输出,0,。,1,0 0 0 0,0,若无有效电平输入,0,1 1 1,那块芯片的优先级高？,1,若有效电平输入,0,0,0,0,1,1,0,0,0,。,1,0,1 0 0 0,0,若有效电平输入,1 1 1 1,1,0,1,1,1,1,0,译码器的分类：,译码,：,译码是编码的逆过程，它能将二进制码翻译成代表某一特定含义的信号.(即电路的某种状态),一、 译码器的概念与分类,译码器,：,具有译码功能的逻辑电路称为译码器,。,唯一地址译码器,代码变换器,将一系列代码转换成与之一一对应的有效信号。,将一种代码转换成另一种代码。,二进制译码器,二十进制译码器,显示译码器,常见的唯一地址译码器：,译码器/数据分配器,2线 - 4线译码器的逻辑电路(分析,L,H,H,H,H,H,L,H,L,H,H,L,H,L,H,H,L,H,H,L,L,H,H,H,L,L,L,L,H,H,H,H,H,Y,3,Y,2,Y,1,Y,0,A,0,A,1,E,输出,输,入,功能表,E,1,A,1,1,1,&,&,&,&,Y,0,Y,1,Y,2,Y,3,A,0,Y,0,Y,2,Y,1,Y,3,E,A,1,A,0,地址输入端,输入使能控制端,1.,二进制译码器,n 个输入端,使能输入端,2,n,个输出端,设输入端的个数为n，输出端的个数为M,那么有 M=2n,二,、,集成电路译码器,(a) 74HC139,集成译码器,L,H,H,H,H,H,L,H,L,H,H,L,H,L,H,H,L,H,H,L,L,H,H,H,L,L,L,L,H,H,H,H,H,Y,3,Y,2,Y,1,Y,0,A,0,A,1,E,输出,输,入,功能表,逻辑符号说明,逻辑符号框外部的符号，表示外部输入或输出信号名称，字母上面的“号说明该输入或输出是低电平有效。符号框内部的输入、输出变量表示其内部的逻辑关系。在推导表达式的过程中，如果低有效的输入或输出变量(如)上面的“号参与运算，那么在画逻辑图或验证真值表时，注意将其复原为低有效符号。,E,1,A,1,1,1,&,&,&,&,Y,0,Y,1,Y,2,Y,3,A,0,Y,0,Y,2,Y,1,Y,3,E,A,1,A,0,(b) 74HC138(74LS138),集成译码器,引脚图,逻辑图,控,制,端,地,址,输,入,端,输,出,端,74HC138集成译码器,逻辑图,74HC138集成译码器功能表,L,H,H,H,H,H,H,H,H,H,H,L,L,H,H,L,H,H,H,H,H,H,L,H,H,L,L,H,H,H,L,H,H,H,H,H,H,L,H,L,L,H,H,H,H,L,H,H,H,H,L,L,H,L,L,H,H,H,H,H,L,H,H,H,H,H,L,L,L,H,H,H,H,H,H,L,H,H,L,H,L,L,L,H,H,H,H,H,H,H,L,H,H,L,L,L,L,H,H,H,H,H,H,H,H,L,L,L,L,L,L,H,H,H,H,H,H,H,H,H,L,H,H,H,H,H,H,H,H,H,H,H,H,H,H,H,H,H,H,A,2,E,3,输 出,输 入,A,1,A,0,用于功能扩展,L,H,H,H,H,H,H,H,H,H,H,L,L,H,H,L,H,H,H,H,H,H,L,H,H,L,L,H,H,H,L,H,H,H,H,H,H,L,H,L,L,H,H,H,H,L,H,H,H,H,L,L,H,L,L,H,H,H,H,H,L,H,H,H,H,H,L,L,L,H,H,H,H,H,H,L,H,H,L,H,L,L,L,H,H,H,H,H,H,H,L,H,H,L,L,L,L,H,H,H,H,H,H,H,H,L,L,L,L,L,L,H,H,H,H,H,H,H,H,H,L,H,H,H,H,H,H,H,H,H,X,H,H,H,H,H,H,H,H,H,A,2,E,3,输 出,输 入,A,1,A,0,例 以下图所示电路的输入信号的波形试画出译码器输出的波形。,1译码器的应用,2译码器的扩展,例,用,74X139和74X138构成5线-32线译码器,3线8线译码器的,含三变量函数的全部最小项。,Y,0,Y,7,基于这一点用该器件能够方便地实现三变量逻辑函数。,3 用译码器实现逻辑函数,.,.,.,对74X138,当,E,3,=1 ，E,2,= E,1,= 0时,译码器正常工作,例,用一片74HC138实现函数,解:,首先将函数式变换为最小项之和的形式,在译码器的输出端加一个与非门，即可实现给定的组合,逻辑函数.,数据分配器：,相当于多输出的单刀多掷开关，是一种能将从数据分时送到多个不同的通道上去的逻辑电路。,数据分配器示意图,4用译码器实现数据分配器,0,1,0,当,ABC,= 010 时，,Y,2,=,D,C,B,A,例,用74HC138组成,数据分配器,地,址,输,入,输 入,输 出,E,3,E,2,E,1,A,2,A,1,A,0,Y,0,Y,1,Y,2,Y,3,Y,4,Y,5,Y,6,Y,7,L,L,X,X,X,X,H,H,H,H,H,H,H,H,H,L,D,L,L,L,D,H,H,H,H,H,H,H,H,L,D,L,L,H,H,D,H,H,H,H,H,H,H,L,D,L,H,L,H,H,D,H,H,H,H,H,H,L,D,L,H,H,H,H,H,D,H,H,H,H,H,L,D,H,L,L,H,H,H,H,D,H,H,H,H,L,D,H,L,H,H,H,H,H,H,D,H,H,H,L,D,H,H,L,H,H,H,H,H,H,D,H,H,L,D,H,H,H,H,H,H,H,H,H,H,D,74HC138译码器作为数据分配器时的功能表,2.,集成二,十进制译码器,74X42,功能：将8421BCD码译成为10个状态输出。,功能表,十进,制数,BCD输入,输 出,A,3,A,2,A,1,A,0,Y,0,Y,1,Y,2,Y,3,Y,4,Y,5,Y,6,Y,7,Y,8,Y,9,0,L,L,L,L,L,H,H,H,H,H,H,H,H,H,1,L,L,L,H,H,L,H,H,H,H,H,H,H,H,2,L,L,H,L,H,H,L,H,H,H,H,H,H,H,3,L,L,H,H,H,H,H,L,H,H,H,H,H,H,4,L,H,L,L,H,H,H,H,L,H,H,H,H,H,5,L,H,L,H,H,H,H,H,H,L,H,H,H,H,6,L,H,H,L,H,H,H,H,H,H,L,H,H,H,7,L,H,H,H,H,H,H,H,H,H,H,L,H,H,8,H,L,L,L,H,H,H,H,H,H,H,H,L,H,9,H,L,L,H,H,H,H,H,H,H,H,H,H,L,对于BCD代码以外的伪码10101111这6个代码Y0 Y9 均为高电平。,集成二十进制译码器74X42,显示译码器,3. 七段显示译码器,1最常用的显示器有：半导体发光二极管和液晶显示器。,共阳极显示器,共阴极显示器,a,b,c,d,f,g,e,显示器分段布局图,常用的集成七段显示译码器,-CMOS七段显示译码器74HC4511,a,b,c,d,f,g,e,显示器分段布局图,LT,H,H,L,H,H,H,H,H,L,L,H,H,H,L,9,H,H,H,H,H,H,H,L,L,L,H,H,H,L,8,L,L,L,L,H,H,H,H,H,H,L,H,H,L,7,H,H,H,H,H,L,L,L,H,H,L,H,H,L,6,H,H,L,H,H,L,H,H,L,H,L,H,H,L,5,H,H,L,L,H,H,L,L,L,H,L,H,H,L,4,H,L,L,H,H,H,H,H,H,L,L,H,H,L,3,H,L,H,H,L,H,H,L,H,L,L,H,H,L,2,L,L,L,L,H,H,L,H,L,L,L,H,H,L,1,L,H,H,H,H,H,H,L,L,L,L,H,H,L,0,g,f,e,d,c,b,a,字形,输 出,输 入,十进制或功能,D,3,D,2,D,1,D,0,BL,LE,CMOS BCD七段显示译码器74HC4511功能表,灯测试输入端,灭灯输入端,锁存灭灯输入端,a,b,c,d,f,g,e,*,*,H,H,H,锁 存,熄灭,L,L,L,L,L,L,L,H,L,灭 灯,H,H,H,H,H,H,H,L,灯 测 试,熄灭,L,L,L,L,L,L,L,H,H,H,H,H,H,L,15,熄灭,L,L,L,L,L,L,L,L,H,H,H,H,H,L,14,熄灭,L,L,L,L,L,L,L,H,L,H,H,H,H,L,13,熄灭,L,L,L,L,L,L,L,L,L,H,H,H,H,L,12,熄灭,L,L,L,L,L,L,L,H,H,L,H,H,H,L,11,熄灭,L,L,L,L,L,L,L,L,H,L,H,H,H,L,10,LT,g,f,e,d,c,b,a,字形,输 出,输 入,十进制,或功能,BL,LE,D,3,D,2,D,1,D,0,CMOS七段显示译码器74HC4511功能表(续),例 由74HC4511构成24小时及分钟的译码电路如下图，,试分析小时高位是否具有零熄灭功能。,4.3.3,数据选择器,1、数据选择器的定义与功能,数据选择的功能：在通道选择信号的作用下，将多个通道的数据分时传送到公共的数据通道上去的。,数据选择器：能实现数据选择功能的逻辑电路。它的作用相当于多个输入的单刀多掷开关，又称“多路开关 。,4,选,1,数据选择器,2 位地址码输入端,使能信号输入端，低电平有效,1路数据输出端,1逻辑电路,数,据,输,入,端,2工作原理及逻辑功能,0 0,I,3,0 1,1 0,1 1,=1,=0,0,1,Y,S,0,S,1,E,地址,使能,输出,输,入,功能表,000,I,0,001,I,1,010,I,2,011,I,3,74LS151功能框,图,D,7,Y,Y,E,74,HC,151,D,6,D,5,D,4,D,3,D,2,D,1,D,0,S,2,S,1,S,0,2、集成电路数据选择器,8选1数据选择器74HC151,2、集成电路数据选择器,2个互补输出端,8 路数据输入端,1个使能输入端,3 个地址输入端,74LS151,的逻辑图,输 入,输 出,使 能,选 择,Y,Y,E,S,2,S,1,S,0,H,X,X,X,L,H,L,L,L,L,D,0,L,L,L,H,D,1,L,L,H,L,D,2,L,L,H,H,D,3,L,H,L,L,D,4,L,H,L,H,D,5,L,H,H,L,D,6,L,H,H,H,D,7,3、74LS151的功能表,当,E,=1,时，,Y=1,。,当,E,=0,时,数据选择器组成逻辑函数产生器,控制,D,i,，,就可得到不同的逻辑函数。,5、数据选择器,74LS151的,应用,当,D,0,=,D,3,=,D,5,=,D,7,=0,D,1,=,D,2,=,D,4,=,D,6,=1,时：,当,D,0,=D,3,=,D,5,=,D,7,=1,D,1,=,D,2,=,D,4,=,D,6,=0,时：,D,7,Y,Y,E,74LS151,D,6,D,5,D,4,D,3,D,2,D,1,D,0,S,2,S,1,S,0,当,E,=0,时,：,比较Y与L，当 D3=D5=D6=D7= 1 D0=D1=D2=D4=0时，,D,7,E,74HC151,D,6,D,5,D,4,D,3,D,2,D,1,D,0,S,2,S,1,S,0,L,Y,X,Y,Z,1,0,Y,=,L,例1 试用8选1数据选择器74LS151产生逻辑函数,解:,利用8选1数据选择器组成函数产生器的一般步骤,a、将函数变换成最小项表达式,b、将使器件处于使能状态,c、地址,信号,S,2,、,S,1,、,S,0,作为函数的输入变量,d、处理数据输入D0D7信号电平。逻辑表达式中有mi ,那么相应Di =1，其他的数据输入端均为0。,总结:,用两片74151组成二位八选一的数据选择器,数据选择器的扩展,位的扩展,字的扩展,将,两片74LS151连接成一个16选1的数据选择器，, 实现并行数据到串行数据的转换,1. 1位数值比较器(设计),数值比较器：对两个1位数字进行比较A、B，以判断其大小的逻辑电路。,输入：两个一位二进制数,A、B。,输出：,F,B,A,=1，表示,A,大于,B,F,B,A,B,A,=,F,B,A,AB,B,A,+,=,F,B,A,=,一位数值比较器真值表,1,0,0,1,1,0,0,1,0,1,0,1,0,1,0,1,0,0,0,0,F,A=B,F,AB,B,A,输 出,输 入,2、2 位数值比较器：,输入：两个2位二进制数,A=A,1,A,0,、B=B,1,B,0,能否用1位数值比较器设计两位数值比较器?,比较两个2 位二进制数的大小的电路,当高位A1、B1不相等时，无需比较低位A0、B0，高位比较的结果就是两个数的比较结果。,当高位相等时，两数的比较结果由低位比较的结果断定。,用一位数值比较器设计多位数值比较器的原那么,真值表,0,0,1,0,1,0,1,0,0,A,0,B,0,A,0,B,0,A,0,=,B,0,A,1,=,B,1,A,1,=,B,1,A,1,=,B,1,0,1,0,A,1,B,1,F,A=B,F,AB,A,0,B,0,A,1,B,1,输,出,输,入,F,AB,= (,A,1,B,1,) + (,A,1,=,B,1,)(,A,0,B,0,),F,A=B,=(,A,1,=,B,1,)(,A,0,=,B,0,),F,AB,= (,A,1,B,1,) + (,A,1,=,B,1,)(,A,0,B,= (,A,1,B,1,) + (,A,1,=,B,1,)(,A,0,B,0,),F,A=B,=(,A,1,=,B,1,)(,A,0,=,B,0,),F,AB,= (,A,1,B,1,) + (,A,1,=,B,1,)(,A,0,B,I,AB,F,A,B,3,H,L,L,A,3,B,2,H,L,L,A,3,=,B,3,A,2,B,1,H,L,L,A,3,=,B,3,A,2,=,B,2,A,1,B,0,H,L,L,A,3,=,B,3,A,2,=,B,2,A,1,=,B,1,A,0,F,B,A,F,B,A,=,高位片,输出,低位片,B,3,A,3,B,0,A,0,B,7,A,7,B,4,A,4,用两片74LS85组成16位数值比较器串联扩展方式。,高位片,输出,低位片,B,3,A,3,B,0,A,0,B,7,A,7,B,4,A,4,B,11,A,11,B,8,A,8,B,15,A,15,B,12,A,12,采用串联扩展方式数值比较器,用74HC85组成16位数值比较器的并联扩展方式。,B,3,A,3,B,0,A,0,B,7,A,7,B,4,A,4,B,11,A,11,B,8,A,8,B,15,A,15,B,12,A,12,输出,4.4.5,算术运算电路,在两个1位二进制数相加时，不考虑低位来的进位的相加,-半加,在两个二进制数相加时，考虑低位进位的相加,-全加,加法器分为半加器和全加器两种。,半加器,全加器,1、半加器和全加器,两个4 位二进制数相加,:,1 1位半加器Half Adder,不考虑低位进位，将两个1位二进制数,A、B,相加的器件。,半加器的真值表,逻辑表达式,1,0,0,0,C,0,1,1,1,1,0,1,0,1,0,0,0,S,B,A,半加器的真值表,B,A,B,A,S,+,=,如用与非门实现最少要几个门?,C = AB,逻辑图,2 全加器Full Adder,1,1,1,0,1,0,0,1,1,0,0,1,0,1,0,0,全加器真值表,全加器能进行加数、被加数和低位来的进位信号相加，并根据求和结果给出该位的进位信号。,1,1,1,0,1,1,1,0,1,0,0,1,1,1,0,0,1,0,1,0,0,0,0,0,C,S,C,B,A,你能用,7415174138,设计,全加器吗,?,用这两种器件组成逻辑函数产生电路,有什么不同,?,于是可得全加器的逻辑表达式为,加法器的应用,1,1,1,0,1,0,0,1,1,0,0,1,0,1,0,0,全加器真值表,1,1,1,0,1,1,1,0,1,0,0,1,1,1,0,0,1,0,1,0,0,0,0,0,C,S,C,B,A,ABC,有奇数个1时S为1；,ABC,有偶数个1和全为0时,S为0。,-用全加器组成三位二进制代码,奇偶校验器,用全加器组成八位二进制代码,奇偶校验器，电路应如何连接？,1串行进位加法器,如何用,1,位全加器实现两个四位二进制数相加？,A,3,A,2,A,1,A,0,+,B,3,B,2,B,1,B,0,=?,低位的进位信号送给邻近高位作为输入信号，采用串行进位加法器运算速度不高。,2、多位数加法器,0,定义两个中间变量,G,i,和,P,i,：,G,i,= A,i,B,i,2超前进位加法器,提高运算速度的根本思想：设计进位信号产生电路，在输入每位的加数和被加数时，同时获得该位全加的进位信号，而无需等待最低位的进位信号。,定义第i 位的进位信号Ci ：,C,i,=,G,i,P,i,C,i-1,4位全加器进位信号的产生：,C,0,=,G,0,+,P,0,C,-1,C,1,=,G,1,+,P,1,C,0,C,1,=,G,1,+,P,1,G,0,+,P,1,P,0,C,-1,C,2,=,G,2,+,P,2,C,1,C,2,=,G,2,+,P,2,G,1,+,P,2,P,1,G,0,+,P,2,P,1,P,0,C,-1,C3= G3+P3 C2 = G3+P3 G2+ P2 C1 )=G3+P3 G2+P3P2 C1,=G3+P3 G2+P3P2 (G1+ P1C0 ),C3 =G3+P3 G2+P3P2 G1+ P3P2 P1 (G0+ P0C-1),G,i,=,A,i,B,i,C,i,=,G,i,P,i,C,i-1,集成超前进位产生器,74LS182,逻辑图,逻辑符号,超前进位集成,4,位加法器,74LS283,74,HC28,3逻辑框图,74HC283引脚图,74HC283,逻辑框图,4. 超前进位,加法器,74LS283,的应用,例1. 用两片,74LS283构成一个8位二进制数加法器。,在片内是超前进位，而片与片之间是串行进位。,8421码输入,余3码输出,1,1,0,0,例. 用74283构成将8421BCD码转换为余3码的,码制转换电路 。,8421码,余3码,0000,0001,0010,0011,0100,0101,+0011,+0011,+0011,CO,3 减法运算,在实际应用中，通常是将减法运算变为加法运算来处理，即采用加补码的方法完成减法运算。,假设n位二进制的原码为N原，那么与它相对应的2 的补码为,N补=2N N原,补码与反码的关系式,N补=N反+1,设两个数,A,、,B,相减，利用以上两式,可得,A,B,=,A,+,B,补,2,n,=,A,+,B,反,+1,2,n,1AB 0的情况。,2AB 0的情况。,结果说明，在AB 0时，如加补进位信号为1，所得的差就是差的原码。,在,AB, 0时，如加补的进位信号,为0，所得的差是差绝对值的补码。,A,=0101 ，,B,=0001,A,= 0001 ，,B,=0101,1 0 1 0 0,0 1 1 0 0,0,1,1,0,输出为原码的4位减法运算逻辑图,