数电时序逻辑电路练习题课件

,ppt课件,第,*,页,数字电子技术习题练习,数 字 电 子 技 术 自 测 练 习,第,5,章 时序逻辑电路,单项选择题,填空题,第,1,页,ppt课件,数字电子技术 第,5,章 时序逻辑电路 单项选择题,1,、时序逻辑电路在结构上,(),。,A,必须有组合逻辑电路,B,必须有存储电路,必有存储电路和组合逻辑电路,C,D,以上均正确,分 析 提 示,根据时序逻辑电路任一时刻的输出信号，不仅取决于该时刻的输入信号，还与输入信号作用前电路所处的状态有关的功能特点，在结构上必须有存储电路记忆电路以前所处的状态。,第,2,页,ppt课件,数字电子技术 第 5,数字电子技术 第,5,章 时序逻辑电路 单项选择题,2,、,同步时序逻辑电路和异步时序逻辑电路的区别在于异步时序逻辑,电路,(),。,A,没有触发器,B,没有统一的时钟脉冲控制,没有稳定状态,C,D,输出只与内部状态有关,分 析 提 示,异步时序逻辑电路在结构上，各触发器的时钟端不接到同一个时钟信号上，没有统一的时钟脉冲控制，状态变化时不和时钟脉冲同步。,第,3,页,ppt课件,数字电子技术 第 5,数字电子技术 第,5,章 时序逻辑电路 单项选择题,3,、图示各逻辑电路中，为一位二进制计数器的是,(),。,A,B,C,D,分 析 提 示,一位二进制计数器的状态方程为,每作用,1,个时钟,CP,信号，状态变化,1,次。,按各电路的连接方式，求出驱动方程 并代入特性方程。,第,4,页,ppt课件,数字电子技术 第 5,数字电子技术 第,5,章 时序逻辑电路 单项选择题,4,、从,0,开始计数的,N,进制增量计数器，最后一个计数状态为,(),。,N,A,N,1,B,N+1,C,2 N,D,分 析 提 示,从,0,开始计数的,N,进制增量计数器，其计数状态依次是,0,、,1,、,2,、,、,N,1,，共,N,个计数状态。,第,5,页,ppt课件,数字电子技术 第 5,数字电子技术 第,5,章 时序逻辑电路 单项选择题,5,、由,n,个触发器构成的计数器，最多计数个数为,(),。,n,个,A,n,2,B,2n,个,C,2,n,个,D,分 析 提 示,每个触发器,Q,端有,0,、,1,两种可能状态，,n,个触发器有,2,n,种可能的状态，最多计数个数为,2,n,个。,第,6,页,ppt课件,数字电子技术 第 5,数字电子技术 第,5,章 时序逻辑电路 单项选择题,6,、若构成一个十二进制计数器，所用触发器至少,(),。,12,个,A,3,个,B,4,个,C,6,个,D,分 析 提 示,进制数,N,=12,，设触发器的个数为,n,，按,N,2,n,关系计算,n,，并取最小整数，,n,=4,。,第,7,页,ppt课件,数字电子技术 第 5,数字电子技术 第,5,章 时序逻辑电路 单项选择题,7,、,3,位移位寄存器组成的环形计数器，其进制数为,(),。,6,进制,A,8,进制,B,4,进制,C,3,进制,D,分 析 提 示,n,位环形计数器，由,n,个触发器构成，有效状态数,=n,。,计数器的进制数,=,有效状态数。,第,8,页,ppt课件,数字电子技术 第 5,数字电子技术 第,5,章 时序逻辑电路 单项选择题,8,、,3,位移位寄存器组成的扭环形计数器，其进制数为,(),。,3,进制,A,6,进制,B,8,进制,C,2,进制,D,分 析 提 示,n,位扭环形计数器，由,n,个触发器构成，有效状态数,=2 n,。,计数器的进制数,=,有效状态数。,第,9,页,ppt课件,数字电子技术 第 5,数字电子技术 第,5,章 时序逻辑电路 单项选择题,9,、,4,位环形计数器中，无效状态的个数为,(),。,4,个,A,12,个,B,8,个,C,0,个,D,分 析 提 示,n,位环形计数器，由,n,个触发器构成，共有,2,n,个状态，,有效状态数,=n,，无效状态数,=2,n,n,。,第,10,页,ppt课件,数字电子技术 第 5,数字电子技术 第,5,章 时序逻辑电路 单项选择题,10,、,n,位触发器构成的扭环形计数器，其无效状态 的个数为,(),。,2,n,n,A,2,n,2n,B,2n,C,2,n,1,D,分 析 提 示,n,位扭环形计数器，由,n,个触发器构成，共有,2,n,个状态，,有效状态数,=2n,，无效状态数,=2,n,2n,。,第,11,页,ppt课件,数字电子技术 第 5,数字电子技术 第,5,章 时序逻辑电路 单项选择题,11,、,4,个触发器构成的,8421BCD,码计数器，其无关状态的个数为,(),。,6,个,A,8,个,B,10,个,C,不定,D,分 析 提 示,8421BCD,码计数器为十进制计数器，有效状态数为,10,个，,4,个触发器共有,2,4,=16,个状态，无效状态数,=1610=6,个。,第,12,页,ppt课件,数字电子技术 第 5,数字电子技术 第,5,章 时序逻辑电路 单项选择题,12,、下列计数器中，每次状态转换时只有一位触发器的状态发生变化,的是,(),。,二进制计数器,A,十进制计数器,B,环形计数器,C,扭环形计数器,D,分 析 提 示,扭环形计数器在状态转换时，每次只有一位触发器的状态发生变化。如,3,位扭环形计数器的状态图为：,Q,1,Q,2,Q,3,100,110,111,011,001,000,第,13,页,ppt课件,数字电子技术 第 5,数字电子技术 第,5,章 时序逻辑电路 单项选择题,13,、,下列计数器中，不存在无效状态的是,(),。,二进制计数器,A,十进制计数器,B,环形计数器,C,扭环形计数器,D,分 析 提 示,n,个触发器构成的,n,位二进制计数器，,2,n,个状态全部为有效状态，不存在无效状态。,第,14,页,ppt课件,数字电子技术 第 5,数字电子技术 第,5,章 时序逻辑电路 单项选择题,14,、,下列状态中，不是,4,位扭环形计数器输出状态的是,(),。,0000,A,1000,B,0010,C,0001,D,分 析 提 示,扭环形计数器在状态转换时，每次只有一位触发器的状态发生变化。,4,位扭环形计数器的状态图为：,1000,1100,1110,1111,0000,0001,0011,0111,Q,1,Q,2,Q,3,Q,4,第,15,页,ppt课件,数字电子技术 第 5,数字电子技术 第,5,章 时序逻辑电路 单项选择题,15,、异步计数器如图示，若触发器当前状态,Q,3,Q,2,Q,1,为,110,，则在时,钟作用下，计数器的下一状态为,(),。,A,101,B,111,C,010,D,000,分 析 提 示,各触发器的状态方程：，,i,=1,2,3,各触发器的时钟条件：,CP,1,=,CP,CP,2,=,Q,1,CP,3,=,Q,2,触发器具备时钟条件时按状态方程改变状态，不具备时钟条件时状态不变。,各触发器的初始状态：,CP,1,，使 ，,Q,1,变化 为,0 1,，出现上升沿，,Q,1,，使 ，,Q,2,变化 为,1 0,，出现下降沿，,Q,2,，使 。,第,16,页,ppt课件,数字电子技术 第 5,数字电子技术 第,5,章 时序逻辑电路 单项选择题,16,、异步计数器如图示，若触发器当前状态,Q,3,Q,2,Q,1,为,011,，则在时,钟作用下，计数器的下一状态为,(),。,A,100,B,110,C,010,D,000,分 析 提 示,各触发器的状态方程：，,i,=1,2,3,各触发器的时钟条件：,CP,1,=,CP,CP,2,=,Q,1,CP,3,=,Q,2,触发器具备时钟条件时按状态方程改变状态，不具备时钟条件时状态不变。,各触发器的初始状态：,CP,1,，使 ，,Q,1,变化 为,1 0,，出现下降沿，,Q,1,，使 ，,Q,2,变化 为,1 0,，出现下降沿，,Q,2,，使 。,第,17,页,ppt课件,数字电子技术 第 5,数字电子技术 第,5,章 时序逻辑电路 单项选择题,17,、由,4,位二进制计数器,74LS161,构成的任意进制计数器电路如图示，,计数时的最小状态是,(),。,0000,A,1111,B,0110,C,0001,D,分 析 提 示,图示电路，构成任意进制计数器所用的方法为进位输出,C,置于差数法。计数范围为：,预置数输入端的数值,0110,使进位输出,C,为,1,时的状态,1111,计数时的最小状态是,0110,。,第,18,页,ppt课件,数字电子技术 第 5,数字电子技术 第,5,章 时序逻辑电路 单项选择题,18,、由,4,位二进制计数器,74LS161,构成的任意进制计数器电路如图示，,计数器的有效状态数为,(),。,16,个,A,8,个,B,10,个,C,12,个,D,分 析 提 示,图示电路，构成任意进制计数器所用的方法为 复位 法。,计数范围为：,预置数输入端的数值,0000,使 为,0,时的状态,1001,共,10,个有效状态。,第,19,页,ppt课件,数字电子技术 第 5,数字电子技术 第,5,章 时序逻辑电路 单项选择题,19,、由,4,位二进制计数器,74LS161,构成的任意进制计数器电路如图示，,计数器的最大状态是,(),。,0000,A,1111,B,1001,C,0001,D,分 析 提 示,图示电路，构成任意进制计数器所用的方法为 复位 法。,计数范围为：,预置数输入端的数值,0000,使 为,0,时的状态,1001,共,10,个有效状态，计数器的最大状态是,1001,。,第,20,页,ppt课件,数字电子技术 第 5,数字电子技术 第,5,章 时序逻辑电路 单项选择题,20,、,下列器件中，具有串行,并行数据转换功能的是,(),。,译码器,A,数据比较器,B,移位寄存器,C,计数器,D,分 析 提 示,移位寄存器采用串行输入、并行输出的工作方式，可实现串行,并行数据的转换。,第,21,页,ppt课件,数字电子技术 第 5,数字电子技术 第,5,章 时序逻辑电路 单项选择题,21,、一个,4,位串行数据输入的移位寄存器，时钟脉冲频率为,1kHz,，,完成转换,4,位并行数据输出的时间为,(),。,8 ms,A,4 ms,B,8s,C,4s,D,分 析 提 示,移位寄存器采用串行输入、并行输出的方式工作时，每作用,1,个时钟脉冲,CP,信号输入,1,位数据，,4,位串行数据输入需作用,4,个时钟脉冲,CP,信号。,时钟脉冲,CP,信号的周期,T,CP,=1/1000=0.001s=1ms,完成,4,位串行数据输入转换并行数据输出的时间为,=4,1=4ms,第,22,页,ppt课件,数字电子技术 第 5,数字电子技术 第,5,章 时序逻辑电路 填空题,1,、时序逻辑电路在任一时刻的稳定输出不仅与当时的输入有关，,而且还与 有关。,参 考 答 案,输入信号作用前电路所处的状态,分 析 提 示,时序逻辑电路在结构上，有存储电路记忆电路以前所处的状态，从而使任一时刻的输出信号，不仅取决于该时刻的输入信号，还与输入信号作用前电路所处的状态有关。,第,23,页,ppt课件,数字电子技术 第,数字电子技术 第,5,章 时序逻辑电路 填空题,2,、时序逻辑电路在结构上有两个特点：其一是包含由触发器等构成的,电路，其二是内部存在 通路。,参 考 答 案,存储 反馈,分 析 提 示,时序逻辑电路用触发器等存储电路记忆电路以前所处的状态；时序逻辑电路的内部,反馈将电路的输出状态反馈到组合逻辑电路的输入端，与输入信号一起共同决定组合逻辑电路的输出。,第,24,页,ppt课件,数字电子技术 第,数字电子技术 第,5,章 时序逻辑电路 填空题,3,、时序逻辑电路的“现态”反映的是 时刻电路状态变化的结果，而“次态”则反映的是 时刻电路状态变化的结果。,参 考 答 案,以前 当前,分 析 提 示,当前输入信号 作用后，时序逻辑电路状态变化的结果为新的状态，称为“次态”；当前输入信号 作用前，时序逻辑电路所处的状态，称为“现态”，它是以前时刻输入信号作用后电路状态变化的结果。,第,25,页,ppt课件,数字电子技术 第,数字电子技术 第,5,章 时序逻辑电路 填空题,4,、时序逻辑电路按其不同的状态改变方式，可分为 时序,逻辑电路和,时序逻辑电路两种。前者设置统一的时钟脉,冲，后者不设置统一的时钟脉冲。,参 考 答 案,同步 异步,分 析 提 示,同步时序逻辑电路在结构上，各触发器的时钟端接到同一个时钟信号上，有统一的时钟脉冲控制，状态变化时和时钟脉冲同步。,异步时序逻辑电路在结构上，各触发器的时钟端不接到同一个时钟信号上，没有统一的时钟脉冲控制，状态变化时不和时钟脉冲同步。,第,26,页,ppt课件,数字电子技术 第,数字电子技术 第,5,章 时序逻辑电路 填空题,5,、时序逻辑电路的输出不仅是当前输入的函数，同时也是当前状态的函数，这类时序逻辑电路称为 型时序逻辑电路；时序逻,辑电路的输出仅是当前状态的函数，而与当前输入无关，或者不存在独立设置的输出，而以电路的状态直接作为输出，这类时序逻辑电路称为 型时序逻辑电路。,参 考 答 案,Mealy Moore,分 析 提 示,Mealy,型时序逻辑电路，输出信号不仅取决于前输入的函数，同时还是当前状态的函数。,Moore,型时序逻辑电路，输出信号仅是当前状态的函数。,第,27,页,ppt课件,数字电子技术 第,数字电子技术 第,5,章 时序逻辑电路 填空题,6,、根据触发器时钟脉冲作用方式的不同，计数器有 计数器,和 计数器之分。前者所有触发器在同一个时钟脉冲作用下,同时翻转，后者触发器状态的翻转并不按统一的时钟脉冲同时进行。,参 考 答 案,同步 异步,分 析 提 示,同步计数器在结构上，各触发器的时钟端接到同一个时钟信号上，有统一的时钟脉冲控制，状态变化时和时钟脉冲同步。,异步计数器在结构上，各触发器的时钟端不接到同一个时钟信号上，没有统一的时钟脉冲控制，状态变化时不和时钟脉冲同步。,第,28,页,ppt课件,数字电子技术 第,数字电子技术 第,5,章 时序逻辑电路 填空题,7,、根据计数过程中，数字增、减规律的不同，计数器可分为,计数器、计数器和可逆计数器三种类型。,参 考 答 案,加法 减法,分 析 提 示,加法,计数器：在时钟脉冲,CP,作用下，计数器递增规律计数。,减法,计数器：在时钟脉冲,CP,作用下，计数器递减规律计数。,可逆,计数器：在时钟脉冲,CP,作用下，计数器可递减规律计数、可递减规律计数。,第,29,页,ppt课件,数字电子技术 第,数字电子技术 第,5,章 时序逻辑电路 填空题,8,、计数器工作时，对,出现的个数进行计数。,参 考 答 案,时钟脉冲,CP,分 析 提 示,计数器，在时钟脉冲,CP,作用下进行状态转换，并用不同的状态反应时钟脉冲,CP,出现的个数。,第,30,页,ppt课件,数字电子技术 第,数字电子技术 第,5,章 时序逻辑电路 填空题,9,、构成一个,2,n,进制计数器，共需要 个触发器。,参 考 答 案,n,分 析 提 示,在二进制,计数器中，,进制,数,N,和触发器个数,n,的关系为,N=,2,n,第,31,页,ppt课件,数字电子技术 第,数字电子技术 第,5,章 时序逻辑电路 填空题,10,、,3,位环形计数器是 进制的计数器；,3,位扭环形计数器是,进制的计数器。,参 考 答 案,3 6,分 析 提 示,3,位环形计数器，有,3,个有效状态，为,3,进制计数器；,3,位扭环形计数器，有,2 3=6,个有效状态，为,6,进制计数器。,第,32,页,ppt课件,数字电子技术 第,数字电子技术 第,5,章 时序逻辑电路 填空题,11,、,8,位移位寄存器，串行输入时需经过,CP,脉冲作用,后，,8,位数码才能全部移入寄存器中。,分 析 提 示,移位寄存器采用串行方式输入数据，每作用,1,个时钟脉冲,CP,信号输入,1,位数据，,8,位串行数据输入需作用,8,个时钟脉冲,CP,信号，,8,位数码才能全部移入寄存器中。,参 考 答 案,8,第,33,页,ppt课件,数字电子技术 第,数字电子技术 第,5,章 时序逻辑电路 填空题,12,、左移移位寄存器输入为,0,时，在,CP,时钟脉冲的作用下，可实现,对所存数据的 运算；右移移位寄存器输入为,0,时，在,CP,时钟脉冲的作用下，可实现对所存数据的,运算。,分 析 提 示,输入为,0,时，数据左移,1,位扩大,2,倍，相当于乘以,2,，数据左移,n,位相当于乘以,2,n,;,输入为,0,时，数据右移,1,位缩小,2,倍，相当于除以,2,，数据右移,n,位相当于除以,2,n,。,参 考 答 案,乘以,2,n,除以,2,n,End,第,34,页,ppt课件,数字电子技术 第,