门电路及组合逻辑电路的分析和设计课件

门电路及组合逻辑电路的分析和设计文档门电路及组合逻辑电路的分析和设计文档pptppt2 2 2 2、获得高低电平的方法及高电平和低电平的含义、获得高低电平的方法及高电平和低电平的含义、获得高低电平的方法及高电平和低电平的含义、获得高低电平的方法及高电平和低电平的含义 高电平和低电平为某规定范围的电位值，而非一固定值。高电平和低电平为某规定范围的电位值，而非一固定值。10高电平高电平低电平低电平01高电平高电平低电平低电平正逻辑体制正逻辑体制负逻辑体制负逻辑体制3、半导体二极管的开关特性、半导体二极管的开关特性Ui0.5V时，二时，二极管导通。极管导通。Ui0.5V时，二极管时，二极管截止，截止，iD=0。IF 0.7 1iD(mA)uD(V)伏安特性伏安特性UBR0Ui0.7V时，二极管导通时，二极管导通ui0V时，二极管截止，如同开关断开，时，二极管截止，如同开关断开，uo0V。ui5V时，二极管导通，如同时，二极管导通，如同0.7V0.7V的电压源，的电压源，uo4.3V。2.1二极管与门Y=ABABY二、基本逻辑门电路二、基本逻辑门电路=(AC+AB)思考：P158 8-103、组合逻辑电路的基本设计方法2 CMOS门电路2、获得高低电平的方法及高电平和低电平的含义当 uO USL 时，则认为输出低电平，通常取 USL=0.3、半导体二极管的开关特性2 CMOS门电路所以这个电路实际上是一种3人表决用的组合电路：只要有2票或3票同意，表决就通过。5V时，二极管截止，iD=0。ui5V时，二极管导通，如同0.3 V 0，C、E 间相当于开关合上。组合逻辑电路在电路结构上不包含存储单元，仅仅是由各种门电路组成，NMOS 管衬底接最低电位。组合逻辑电路的分析和设计方法与门和与非门等的多余输入端可悬空，但使用中多余输入端一般不悬空，以防止干扰。分析设计要求列出真值表求最简输出逻辑式画逻辑图 工艺设计。VGS(th)称为阈值电压(开启电压）静态下，无论vI是高电平还是低电平，T1、T2总有增强型 PMOS 管，开启电压为低电平2.2 二极管或门Y=A+B uI 很小，使很小，使 uBE Uth时，三极管截止，时，三极管截止，iB 0，三极管工，三极管工作于截止状态，作于截止状态，C、E之间不导通。之间不导通。三极管为什么能用作开关？三极管为什么能用作开关？怎样控制它的开和关？怎样控制它的开和关？IC(sat)uCEUCE(sat)OiCMNT临界饱和线临界饱和线 饱饱和和区区放大区放大区截止区截止区uI=UILuBE+-2.3 三极管非门三极管非门三极管的开关作用及其条件三极管的开关作用及其条件 当输入当输入 uI 为高电平，使为高电平，使iB IB(sat)时，三极管饱和。时，三极管饱和。uBE UCE(sat)0.3 V 0，C、E 间相当于开关合上。间相当于开关合上。IC(sat)uCEUCE(sat)OiCMNT临界饱和线临界饱和线 饱饱和和区区放大区放大区截止区截止区uI=UILuBE+-非门电路非门电路0110YA非逻辑真值表非逻辑真值表非门非门符号符号1AYUBCEIC C0.3V三极管三极管开关状态开关状态表达式：表达式：饱和饱和导通导通RC+UCCAY3V0RB 要求：理解要求：理解TTL 与非门的组成和工作原理。与非门的组成和工作原理。3、集成逻辑门集成逻辑门(Transistor-Transistor Logic Integrated Circuit,TTL)TTL 晶体管晶体管-晶体管逻辑集成电路晶体管逻辑集成电路T1：多发射极晶体管，构多发射极晶体管，构成与门电路成与门电路3.1.1典型典型TTL与非门电路的结构与非门电路的结构C1输入级输入级倒相级倒相级输出级输出级3.1.2、TTL反相器的电路结构和工作原理反相器的电路结构和工作原理1.输入低电平（输入低电平（0.2V）时）时三个三个PN结结导通需导通需2.1V0.9V不足以让不足以让T2、T5导通导通T2、T5截止截止1.输入低电平（输入低电平（0.2V）时）时vovo=5vR2vbe4vD23.6V 输出输出高电平高电平2.输入为高电平（输入为高电平（3.4V）时）时电位被嵌电位被嵌在在2.1V全导通全导通 vB1=VIH+VON=4.1V发射结反偏VT2C=Ube5+Uce2 1V截止T2、T5饱和导通饱和导通增强型 PMOS 管开启电压当NMOS管和PMOS管成对出现在电路中，且二者在工作中互补，称为CMOS管。5V时，二极管截止，iD=0。2、CMOS反相器工作原理1、MOS管的开关特性D、S间相当于两个背靠背的PN结所以这个电路实际上是一种3人表决用的组合电路：只要有2票或3票同意，表决就通过。输入和输出之间相当于开关断开一样，呈高阻态。当 uO USL 时，则认为输出低电平，通常取 USL=0.在CMOS集成电路中，以金属氧化物半导体场效应管（MOS管)作为开关器件。当vIVGS(th)且vI继续升高时，MOS管工作在可变电阻区。(1)分析设计要求，列出真值表分析设计要求列出真值表求最简输出逻辑式画逻辑图 工艺设计。2 CMOS门电路2 CMOS门电路NMOS 管衬底接最低电位。4、集成门电路的封装：当输入 uI 为高电平，使iB IB(sat)时，三极管饱和。vo=5vR2vbe4vD23.2、TTL反相器的电路结构和工作原理输入逻辑低电平UIL为00.2.输入为高电平（输入为高电平（3.4V）时）时vo=VCE50.3V 输出低电平输出低电平 输入为高电平时，输出为低电平。输入为高电平时，输出为低电平。结论结论综上所述综上所述,该电路实现了该电路实现了“非非”逻辑功能逻辑功能,即即 因此，输入为低电平时，输出为高电平。因此，输入为低电平时，输出为高电平。当有两个输入端当有两个输入端A、B时时,推广推广:当有三个输入端当有三个输入端A、B、C时时,3.1.3 TTL反相器的主要参数反相器的主要参数传输延迟时间传输延迟时间tviotvoo50%50%tpdHLtpdLH平均传输时间平均传输时间平均传输延迟时间平均传输延迟时间tpd表征了门电路的开表征了门电路的开关速度。关速度。标准标准TTL门门输入输出逻辑电平：输入输出逻辑电平：输入逻辑低电平输入逻辑低电平UIL为为00.8V；输入逻辑高电平输入逻辑高电平UIH为为25V；输出出逻辑低低电平平UOL为00.4V；输出出逻辑高高电平平UOH为2.45V。0uO/VuI/V0.31.02.03.03.61.02.0ACDBUOHUOL电压传输特性曲线电压传输特性曲线标准高电平标准高电平 USH 当当 uO USH 时，则认为输出高时，则认为输出高电平，通常取电平，通常取 USH=3 V。标准低电平标准低电平 USL当当 uO USL 时，则认为输出低时，则认为输出低电平，通常取电平，通常取 USL=0.3 V。阈值电压阈值电压 UTH转转折折区区中中点点对对应应的的输输入入电电压压，又称门槛电平。又称门槛电平。USH=3VUSL=0.3VUOFFUONUTH3.2 CMOS门电路门电路1、MOS管的开关特性管的开关特性 在在CMOSCMOS集成电路中，以金属氧化物半导体场效应集成电路中，以金属氧化物半导体场效应管（管（MOSMOS管管)作为开关器件。作为开关器件。一、一、MOSMOS管的结构和工作原理管的结构和工作原理P PN NN NG GS SD D金属铝金属铝两个两个N N区区SiOSiO2 2绝缘层绝缘层P P型衬底型衬底导电沟道导电沟道v vGSGS=0=0时时P PN NN NG GS SD Dv vGSGSv vDSDSi iD D=0=0D D、S S间相当间相当于两个背靠于两个背靠背的背的PNPN结结S SD DB B 不论不论D D、S S间有间有无电压，均无法导通，无电压，均无法导通，不能导电。不能导电。P PN NN NG GS SD DV VDSDSV VGSGSv vGSGS00时时v vGSGS足够大时足够大时（v vGSGS V VGS(th)GS(th)），形），形成电场成电场GB,GB,把衬把衬底中的电子吸引到底中的电子吸引到上表面，除复合外，上表面，除复合外，剩余的电子在上表剩余的电子在上表面形成了面形成了N N型层型层（反型层）为（反型层）为D D、S S间的导通提供了通间的导通提供了通道。道。V VGS(th)GS(th)称为阈值电压称为阈值电压(开启电压）开启电压）源极与衬源极与衬底接在一底接在一起起N N沟道沟道可以通过改变可以通过改变v vGSGS的大小来控制的大小来控制i iD D的大小。的大小。要求：理解TTL 与非门的组成和工作原理。2 CMOS门电路没有存储和记忆作用。uBE UCE(sat)0.增强型 NMOS 管，开启电压为高电平vB1=VIH+VON=4.平均传输延迟时间tpd表征了门电路的开关速度。2、获得高低电平的方法及高电平和低电平的含义VT2C=Ube5+Uce21V分析设计要求列出真值表求最简输出逻辑式画逻辑图 工艺设计。(1)分析设计要求，列出真值表2、获得高低电平的方法及高电平和低电平的含义NMOS 管衬底接最低电位。要求：理解TTL 与非门的组成和工作原理。(1)分析设计要求，列出真值表在CMOS集成电路中，以金属氧化物半导体场效应管（MOS管)作为开关器件。与门和与非门等的多余输入端可悬空，但使用中多余输入端一般不悬空，以防止干扰。ui0V时，二极管截止，如同开关断开，用途：做压控线性电阻和无触点的、闭合状态的电子开关。分析设计要求列出真值表求最简输出逻辑式画逻辑图 工艺设计。三极管的开关作用及其条件=(AC)(AB)vo=5vR2vbe4vD23.uBE UCE(sat)0.(1)分析设计要求，列出真值表2 CMOS门电路通过 1 10 k 电阻接 VCC(1)分析设计要求，列出真值表综上所述,该电路实现了“非”逻辑功能,即在CMOS集成电路中，以金属氧化物半导体场效应管（MOS管)作为开关器件。当有两个输入端A、B时,(1)分析设计要求，列出真值表由门电路构成，不含记忆单元，只存在从输入到输出的通路，没有反馈回路。vB1=VIH+VON=4.3V 输出低电平5V时，二极管截止，iD=0。2、TTL反相器的电路结构和工作原理5V时，二极管截止，iD=0。思考：P158 8-10组合逻辑电路在电路结构上不包含存储单元，仅仅是由各种门电路组成，在CMOS集成电路中，以金属氧化物半导体场效应管（MOS管)作为开关器件。当当v vI I=v vGSGS V VGS(th)GS(th)且且v vI I继续升高时，继续升高时，MOSMOS管工作在可变电阻区。管工作在可变电阻区。MOSMOS管导通内阻管导通内阻R RONON很小，很小，D-SD-S间相当于闭合的开关间相当于闭合的开关,v vO O00。用途：做压控线性电阻和无触点的、闭合状态的电子开用途：做压控线性电阻和无触点的、闭合状态的电子开关。关。特点特点:管压降管压降v vDSDS 很小。很小。MOSMOS管的四种基本类型管的四种基本类型G GS SD DN N 沟道耗尽型沟道耗尽型G GS SD DN N 沟道增强型沟道增强型G GS SD DP P 沟道增强型沟道增强型G GS SD DP P 沟道耗尽型沟道耗尽型在数字电路中，多采用增强型。在数字电路中，多采用增强型。2、CMOS反相器工作原理反相器工作原理 PMOSPMOS管管NMOSNMOS管管CMOSCMOS电路电路V VDDDDT T1 1T T2 2v vI Iv vO O（1 1）电路结构）电路结构 当当NMOSNMOS管和管和PMOSPMOS管成对出现在电路中，且二者在工作中互补，称为管成对出现在电路中，且二者在工作中互补，称为CMOSCMOS管。管。（a a）结构示意图结构示意图 （b b）电路图电路图CMOSCMOS反相器反相器 电路结构电路结构SpSpG GP PDpDpD DN NG GN NS SN NA Au uI IY Yu uO OV VDDDDS SG GD DD DG GS SB BV VP PV VN NB BA Au uI IY Yu uO OV VDDDDS SG GD DD DG GS SB BV VP PV VN NB B构成互补构成互补对称结构对称结构要求要求VDD UGS(th)N+UGS(th)P且且 UGS(th)N=UGS(th)P 增强型增强型 NMOS NMOS 管开启电压管开启电压A Au uI IY Yu uO OV VDDDDB BV VP PV VN NB BPMOSPMOS管衬底接最高电位管衬底接最高电位.增强型增强型 PMOS PMOS 管开启电压管开启电压（2 2）CMOS CMOS 非门的工作原理非门的工作原理增强型增强型 NMOS NMOS 管管(驱动管驱动管)增强型增强型 PMOS PMOS 管管(负载管负载管)NMOS NMOS 管衬底接最低电位。管衬底接最低电位。SpSpG GP PDpDpD DN NG GN NS SN NV VDDDDT TP PT TN Nv vI Iv vO OvI=0（低电平）（低电平）截止截止 v vo o=“=“”导导 通通SpSpG GP PDpDpD DN NG GN NS SN NvI=1(高电平高电平VDD)V VDDDDT T1 1T T2 2v vI Iv vO O导通导通 v vo o=“=“”截止截止 静态下，无论静态下，无论v vI I是高电平还是低电平，是高电平还是低电平，T T1 1、T T2 2总有总有一个截止，因此一个截止，因此CMOSCMOS反相器的静态功耗极小。反相器的静态功耗极小。SpSpG GP PDpDpD DN NG GN NS SN NC C0 0、CC1 1，即即C C 端端为为低低电电平平（0V0V）、CC端端为为高高电电平平（V VDDDD）时，）时，T T1 1和和T T2 2都不具备开启条件而截止。都不具备开启条件而截止。输入和输出之间相当于开关断开一样，呈高阻态。输入和输出之间相当于开关断开一样，呈高阻态。3 3、CMOSCMOS传输门传输门增强型增强型 PMOS PMOS 管，开启电压为低电平管，开启电压为低电平增强型增强型 NMOS NMOS 管，开启电压为高电平管，开启电压为高电平G GG GD DD DS SS SC C1 1、CC0 0，即即C C 端端为为高高电电平平（V VDDDD）、CC端端为为低低电电平平（0V0V）时时，T T1 1和和T T2 2至至少少有有一一个个导导通通，输输入入和和输输出出之之间间相相当当于于开开关关接接通通一一样，呈低阻态，样，呈低阻态，v vo ov vi i。G GG GD DD DS SS S双向模拟开关双向模拟开关思考：思考：P158 8-9P158 8-94、集成门电路的封装：、集成门电路的封装：双列直插式双列直插式 如：如：TTLTTL门电路芯片（四门电路芯片（四2 2输入与非门，型号输入与非门，型号74LS00)74LS00)1414脚双列直插脚双列直插外形外形管脚管脚 当NMOS管和PMOS管成对出现在电路中，且二者在工作中互补，称为CMOS管。TTL 电路输入端悬空时相当于输入高电平，（2）CMOS 非门的工作原理门电路及组合逻辑电路的分析和设计文档pptNMOS 管衬底接最低电位。根据真值表用代数法或卡诺图法求最简与或式，然后根据题中对门电路类型的要求，将最简与或式变换为与门类型对应的最简式。3 V 0，C、E 间相当于开关合上。当输入 uI 为高电平，使iB IB(sat)时，三极管饱和。因此，输入为低电平时，输出为高电平。3 TTL反相器的主要参数可以通过改变vGS的大小来控制iD的大小。在CMOS集成电路中，以金属氧化物半导体场效应管（MOS管)作为开关器件。4、集成门电路的封装：思考：P158 8-103、组合逻辑电路的基本设计方法转折区中点对应的输入电压，又称门槛电平。3 V 0，C、E 间相当于开关合上。vGS足够大时（vGSVGS(th)），形成电场GB,把衬底中的电子吸引到上表面，除复合外，剩余的电子在上表面形成了N型层（反型层）为D、S间的导通提供了通道。当输入 uI 为高电平，使iB IB(sat)时，三极管饱和。vB1=VIH+VON=4.组合逻辑电路在电路结构上不包含存储单元，仅仅是由各种门电路组成，输入逻辑低电平UIL为00.多余输入端的处理多余输入端的处理 接接 VCC通过通过 1 10 k 电阻接电阻接 VCC与有用输入端并接与有用输入端并接TTL 电路输入端悬空时相当于输入高电平，电路输入端悬空时相当于输入高电平，与与门门和和与与非非门门等等的的多多余余输输入入端端可可悬悬空空，但但使使用用中中多余输入端一般不悬空，以防止干扰。多余输入端一般不悬空，以防止干扰。或门和或非门的多余输入端接逻辑或门和或非门的多余输入端接逻辑 0,或者与有用输入或者与有用输入端并接端并接思考：思考：P158 8-10P158 8-101 1、概述、概述2 2、组合逻辑电路的分析方法、组合逻辑电路的分析方法3 3、组合逻辑电路的设计方法、组合逻辑电路的设计方法第第8章章 第第3节节 第第3、4点点 组合逻辑电路的分析和设计方法组合逻辑电路的分析和设计方法1 1、组合逻辑电路的特点与描述方法、组合逻辑电路的特点与描述方法 组合逻辑电路的逻辑功能特点：组合逻辑电路的逻辑功能特点：没有存储和记忆作用。没有存储和记忆作用。组合电路的组成特点：组合电路的组成特点：由门电路构成，不含记忆单元，只存在从输入到输出由门电路构成，不含记忆单元，只存在从输入到输出的通路，没有反馈回路。的通路，没有反馈回路。组合电路的描述方法主要有逻辑表达式、组合电路的描述方法主要有逻辑表达式、真值表和逻辑图等。真值表和逻辑图等。组合逻辑电路的框图组合逻辑电路的框图组合逻辑电路的框图组合逻辑电路的框图 组合逻辑电路在电路结构上不包含存储单组合逻辑电路在电路结构上不包含存储单元，仅仅是由各种门电路组成，元，仅仅是由各种门电路组成，2、组合逻辑电路的分析方法、组合逻辑电路的分析方法组合逻辑电路图组合逻辑电路图写出逻辑表达式写出逻辑表达式分析方法步骤：分析方法步骤：化简化简说明功能说明功能列真值表列真值表已知逻辑电路已知逻辑电路说明逻辑功能说明逻辑功能分分 析析目标：目标：逻辑图逻辑图逻辑表达式逻辑表达式 1 1 最简表达式最简表达式 2 2 从输入到输出从输入到输出逐级写出逐级写出化简化简最简与或最简与或表达式表达式 3 真值表真值表 3 4 电路的逻电路的逻辑功能辑功能 当输入当输入A、B、C中有中有2 2个或个或3 3个个为为1 1时，输出时，输出Y为为1 1，否则输出，否则输出Y为为0 0。所以这个电所以这个电路实际上是一种路实际上是一种3 3人表决用的组合人表决用的组合电路：只要有电路：只要有2票票或或3票同意，表决票同意，表决就通过。就通过。4 00010111P158 8-17P158 8-173 3、组合逻辑电路的基本设计方法、组合逻辑电路的基本设计方法 设计思路：设计思路：基本步骤：基本步骤：分析给定逻辑要求，设计出能实现该功能分析给定逻辑要求，设计出能实现该功能的组合逻辑电路。的组合逻辑电路。分析设计要求分析设计要求列出真值表列出真值表求最简输出求最简输出逻辑式逻辑式画逻辑图画逻辑图 工艺设计。工艺设计。首先分析给定问题，弄清楚输入变量和输出变量是首先分析给定问题，弄清楚输入变量和输出变量是哪些，并规定它们的符号与逻辑取值哪些，并规定它们的符号与逻辑取值(即规定它们何时取即规定它们何时取值值 0，何时取值，何时取值1)。然后分析输出变量和输入变量间的。然后分析输出变量和输入变量间的逻辑关系，列出真值表。逻辑关系，列出真值表。根根据据真真值值表表用用代代数数法法或或卡卡诺诺图图法法求求最最简简与与或或式式，然然后后根根据据题题中中对对门门电电路路类类型型的的要要求求，将将最最简简与与或或式式变变换换为为与门类型对应的最简式。与门类型对应的最简式。组合逻辑电路设计举例组合逻辑电路设计举例 例例 设计一个设计一个A A、B B、C C三人表决电路。当表决某个提案时，三人表决电路。当表决某个提案时，多数人同意，则提案通过，但多数人同意，则提案通过，但A A具有否决权。用与非门实现。具有否决权。用与非门实现。解：解：(1)分析设计要求，列出真值表分析设计要求，列出真值表设设 A、B、C 同意提案时取值为同意提案时取值为 1，不同，不同意时取值为意时取值为 0；Y 表示表决结果，提案通表示表决结果，提案通过则取值为过则取值为 1，否则取值为，否则取值为 0。可得真值。可得真值表如右。表如右。111011101001110010100000YCBA输出输出输输 入入0000000011111111110(2)获取并获取并化简输出函数化简输出函数Y=AC+AB用与非门实现用与非门实现变为最简与非式变为最简与非式=(AC+AB)=(AC)(AB)Y=AC+AB(3)根据输出逻辑式画逻辑图根据输出逻辑式画逻辑图YABCY=ACAB2、TTL反相器的电路结构和工作原理vB1=VIH+VON=4.一个截止，因此CMOS反相器的静态功耗极小。当vI=vGSVGS(th)时，MOS管工作在截止区。3V 输出低电平与门和与非门等的多余输入端可悬空，但使用中多余输入端一般不悬空，以防止干扰。MOS管导通内阻RON很小，D-S间相当于闭合的开关,vO0。NMOS 管衬底接最低电位。在数字电路中，多采用增强型。可以通过改变vGS的大小来控制iD的大小。1、MOS管的开关特性第8章 第3节(1)分析设计要求，列出真值表NMOS 管衬底接最低电位。(1)分析设计要求，列出真值表转折区中点对应的输入电压，又称门槛电平。vo=5vR2vbe4vD23.组合逻辑电路在电路结构上不包含存储单元，仅仅是由各种门电路组成，当vI=vGSVGS(th)时，MOS管工作在截止区。当输入 uI 为高电平，使iB IB(sat)时，三极管饱和。输入逻辑高电平UIH为25V；谢谢观看！