第三章 逻辑门(2011.9)

3 逻辑门电路逻辑门电路3.1 MOS逻辑门电路逻辑门电路3.2 TTL逻辑门电路逻辑门电路*3.3 射极耦合逻辑门电路射极耦合逻辑门电路*3.4 砷化镓逻辑门电路砷化镓逻辑门电路3.5 逻辑描述中的几个问题逻辑描述中的几个问题3.6 逻辑门电路使用中的几个实际问题逻辑门电路使用中的几个实际问题*3.7 用用VerilogHDL描述逻辑门电路描述逻辑门电路教学基本要求：教学基本要求：1、了解半导体器件的开关特性。了解半导体器件的开关特性。2、熟熟练练掌掌握握基基本本逻逻辑辑门门（与与、或或、与与非非、或或非非、异异或或门门）、三态门、三态门、OD门（门（OC门）和传输门的逻辑功能。门）和传输门的逻辑功能。3、学会门电路逻辑功能分析方法。学会门电路逻辑功能分析方法。4、掌握掌握逻辑门的主要参数及在应用中的接口问题。逻辑门的主要参数及在应用中的接口问题。3.逻辑门电路逻辑门电路3.1 MOS逻辑门逻辑门3.1.1 数字集成电路简介数字集成电路简介3.1.2 逻辑门的一般特性逻辑门的一般特性3.1.3 MOS开关开关及其等效电路及其等效电路3.1.4 CMOS反相器反相器3.1.5 CMOS逻辑门电路逻辑门电路3.1.6 CMOS漏极开路门和三态输出漏极开路门和三态输出门电路门电路3.1.7 CMOS传输门传输门3.1.8 CMOS逻辑门电路的技术参数逻辑门电路的技术参数1、逻辑门逻辑门:实现基本逻辑运算和复合逻辑运算的单元电路。实现基本逻辑运算和复合逻辑运算的单元电路。2、逻辑门电路的分类逻辑门电路的分类二极管门电路二极管门电路三极管门电路三极管门电路TTL门电路门电路MOS门电路门电路PMOS门门CMOS门门逻辑门电路逻辑门电路分立门电路分立门电路集成门电路集成门电路NMOS门门3.1.1 数字集成电路简介数字集成电路简介1.CMOS集成电路集成电路:广泛应用于超大规模、甚大规模集成电路广泛应用于超大规模、甚大规模集成电路 40004000系列系列74HC 74HCT74VHC 74VHCT速度慢速度慢与与TTL不不兼容兼容抗干扰抗干扰功耗低功耗低74LVC 74VAUC速度加快速度加快与与TTL兼容兼容负载能力强负载能力强抗干扰抗干扰功耗低功耗低速度两倍于速度两倍于74HC与与TTL兼容兼容负载能力强负载能力强抗干扰抗干扰功耗低功耗低低低(超低超低)电压电压速度更加快速度更加快与与TTL兼容兼容负载能力强负载能力强抗干扰功耗低抗干扰功耗低 7474系列系列74LS系列系列74AS系列系列 74ALS2.TTL 集成电路集成电路:广泛应用于中大规模集成电路广泛应用于中大规模集成电路3.1.1 数字集成电路简介数字集成电路简介3.1.2 逻辑门电路的一般特性逻辑门电路的一般特性1.1.输入和输出的高、低电平输入和输出的高、低电平 vO vI 驱动门驱动门G1 负载门负载门G2 1 1 输出高电平的下限值输出高电平的下限值 VOH(min)输入低电平的上限值输入低电平的上限值 VIL(max)输入高电平的下限值输入高电平的下限值 VIH(min)输出低电平的上限值输出低电平的上限值 VOL(max)输出输出高电平高电平+VDD VOH(min)VOL(max)0 G1门门vO范围范围 vO 输出输出低电平低电平 输入输入高电平高电平VIH(min)VIL(max)+VDD 0 G2门门vI范围范围 输入输入低电平低电平 vI o直流电源电压直流电源电压 TTL集成电路的标准直流电源电压为集成电路的标准直流电源电压为5V，最低最低4.5V，最高，最高5.5V。CMOS集成电路的直集成电路的直流电源电压可以在流电源电压可以在318V之间，之间，74系列系列CMOS集成电路有集成电路有5V和和3.3V两种。两种。CMOS电路的一个优点是电源电压的允许范围比电路的一个优点是电源电压的允许范围比TTL电路大，如电路大，如5V CMOS电路当其电源电电路当其电源电压在压在26V范围内时能正常工作，范围内时能正常工作，3.3V CMOS电路当其电源电压在电路当其电源电压在23.6V范围内范围内时能正常工作。时能正常工作。数字集成电路分别有如下四种不同的输入数字集成电路分别有如下四种不同的输入/输出逻辑电平。对于输出逻辑电平。对于TTL电路：电路：低电平输入电压范围低电平输入电压范围VIL：0 0.8V。高电平输入电压范围高电平输入电压范围VIH：25V。低电平输出电压范围低电平输出电压范围VOL：不大于：不大于0.4V。高电平输出电压范围高电平输出电压范围VOH：不小于：不小于2.4V，l标准标准TTL门的输入门的输入/输出逻辑电平输出逻辑电平:门电路输出高、低电平的具体电压值与所门电路输出高、低电平的具体电压值与所接的负载有关。对于接的负载有关。对于5V CMOS电路：电路：低电平输入电压范围低电平输入电压范围VIL：0 1.5V。高电平输入电压范围高电平输入电压范围VIH：3.55V。低电平输出电压范围低电平输出电压范围VOL：不大于：不大于0.33V。高电平输出电压范围高电平输出电压范围VOH：不小于：不小于4.4V。VNH 当前级门输出高电平的最小当前级门输出高电平的最小值时值时允许负向噪声电压的最大值允许负向噪声电压的最大值。负载门输入高电平时的噪声容限：负载门输入高电平时的噪声容限：VNL 当前级门输出低电平的最大当前级门输出低电平的最大值时值时允许正向噪声电压的最大值允许正向噪声电压的最大值负载门输入低电平时的噪声容限负载门输入低电平时的噪声容限：2.噪声容限噪声容限VNH=VOH(min)VIH(min)VNL=VIL(max)VOL(max)在保证输出电平不变的条件下，输入电平允许波动的范围。它表在保证输出电平不变的条件下，输入电平允许波动的范围。它表示门电路的抗干扰能力示门电路的抗干扰能力 1 驱动驱动门门 vo 1 负载门负载门 vI 噪声噪声 类型型参数参数74HCVDD=5V74HCTVDD=5V74LVCVDD=3.3V74AUCVDD=1.8VtPLH或或tPHL(ns)782.10.93.传输延迟时间传输延迟时间传输延迟时间是表征门电路开关速度传输延迟时间是表征门电路开关速度的参数，它说明门电路在输入脉冲波的参数，它说明门电路在输入脉冲波形的作用下，其输出波形相对于输入形的作用下，其输出波形相对于输入波形延迟了多长的时间波形延迟了多长的时间。CMOS电路传输延迟时间电路传输延迟时间 tPHL 输出输出 50%90%50%10%tPLH tf tr 输入输入 50%50%10%90%4.4.功耗功耗静态功耗：指的是当电路没有状态转换时的功耗，即门电路空载时静态功耗：指的是当电路没有状态转换时的功耗，即门电路空载时电源总电流电源总电流ID与电源电压与电源电压VDD的乘积。的乘积。5.5.延时延时 功耗积功耗积是速度功耗综合性的指标是速度功耗综合性的指标.延时延时 功耗积功耗积，用符号，用符号DP表示表示扇入数：取决于逻辑门的输入端的个数。扇入数：取决于逻辑门的输入端的个数。6.6.扇入与扇出数扇入与扇出数动态功耗：指的是电路在输出状态转换时的功耗，动态功耗：指的是电路在输出状态转换时的功耗，对于对于TTL门电路来说，静态功耗是主要的。门电路来说，静态功耗是主要的。CMOS电路的静态功耗非常低，电路的静态功耗非常低，CMOS门电路有动态功耗门电路有动态功耗扇出数：是指其在正常工作情况下，所能带同类门电路的最大数目。扇出数：是指其在正常工作情况下，所能带同类门电路的最大数目。（a)a)带拉电流负载带拉电流负载当负载门的个数增加时，总的拉电流将增加，会引起输出高电压当负载门的个数增加时，总的拉电流将增加，会引起输出高电压的降低。但不得低于输出高电平的下限值，这就限制了负载门的的降低。但不得低于输出高电平的下限值，这就限制了负载门的个数。个数。高电平高电平扇出数扇出数:IOH:驱动门的输出端为高电平电流驱动门的输出端为高电平电流IIH:负载门的输入电流负载门的输入电流。(b)带灌电流负载带灌电流负载当负载门的个数增加时，总的灌电流当负载门的个数增加时，总的灌电流IOL将增加，同时也将引起将增加，同时也将引起输出低电压输出低电压VOL的升高。当输出为低电平，并且保证不超过输的升高。当输出为低电平，并且保证不超过输出低电平的上限值。出低电平的上限值。IOL：驱动门的输出端为低电平电流驱动门的输出端为低电平电流IIL：负载门输入端电流负载门输入端电流电路类型电路类型电源电电源电压压/V传输延传输延迟时间迟时间/ns静态功耗静态功耗/mW功耗延迟积功耗延迟积/mW-ns直流噪声容限直流噪声容限输出逻输出逻辑摆幅辑摆幅/VVNL/VVNH/VTTLCT54/74510151501.22.23.5CT54LS/74LS57.52150.40.53.5HTL158530255077.513ECLCE10K系列系列5.2225500.1550.1250.8CE100K系列系列4.50.7540300.1350.1300.8CMOSVDD=5V5455103225 1032.23.45VDD=15V151215103180 1036.59.015高速高速CMOS5811038 1031.01.55各类数字集成电路主要性能参数的比较各类数字集成电路主要性能参数的比较54系列与74系列的比较：TTL系列速度及功耗的比较:3.1.3 MOS开关及其等效电路开关及其等效电路：MOS管工作在可变电阻区，输出低电平管工作在可变电阻区，输出低电平:MOS管截止，管截止，输出高电平输出高电平当当I VTMOS管相当于一个由管相当于一个由vGS控制的控制的无触点开关。无触点开关。MOS管工作在可变电阻区，管工作在可变电阻区，相当于开关相当于开关“闭合闭合”，输出为低电平。输出为低电平。MOS管截止，管截止，相当于开关相当于开关“断开断开”输出为高电平。输出为高电平。当输入为低电平时：当输入为低电平时：当输入为高电平时：当输入为高电平时：3.1.4 CMOS 反相器反相器1.1.工作原理工作原理AL1+VDD+10VD1S1vivOTNTPD2S20V+10VvivGSNvGSPTNTPvO0 V 0V-10V截止截止导通导通 10 V10 V 10V 0V导通导通截止截止0 VVTN=2 VVTP=2 V逻辑图逻辑图逻辑表达式逻辑表达式vi(A)0vO(L)1逻辑真值表逻辑真值表102.电压电压传输特性和电流传输特性传输特性和电流传输特性VTN电压传输特性电压传输特性A BTN1 TP1 TN2 TP2L0 00 11 01 1截止截止 导通导通 截止截止导通导通 导通导通导通导通导通导通截止截止截止截止导通导通截止截止截止截止截止截止 截止截止导通导通导通导通1110与非门与非门1.CMOS 与与非门非门vA+VDD+10VTP1TN1TP2TN2ABLvBvLAB&(a)(a)电路结构电路结构(b)(b)工作原理工作原理VTN=2 VVTP=2 V0V10VN输入的与非门的电路输入的与非门的电路?输入端增加有什么问题输入端增加有什么问题?3.1.5 CMOS 逻辑门逻辑门或非门或非门2.2.CMOS 或或非门非门+VDD+10VTP1TN1TN2TP2ABLA B TN1 TP1 TN2 TP2L0 00 11 01 1截止截止导通导通截止截止导通导通 导通导通导通导通导通导通截止截止截止截止导通导通截止截止截止截止截止截止截止截止导通导通导通导通1000AB10V10VVTN=2 VVTP=2 V3.异或门电路异或门电路=AB1 1.CMOS漏极开路门漏极开路门1.）CMOS漏极开路门的提出漏极开路门的提出输出短接，在一定情况下会产输出短接，在一定情况下会产生低阻通路，大电流有可能导生低阻通路，大电流有可能导致器件的损毁，并且无法确定致器件的损毁，并且无法确定输出是高电平还是低电平。输出是高电平还是低电平。3.1.6 CMOS漏极开路（漏极开路（OD）门和三态输出门电路门和三态输出门电路+VDDTN1TN2AB+VDDAB01（2）漏极开路门的结构与逻辑符号漏极开路门的结构与逻辑符号(c)(c)可以实现线与功能可以实现线与功能;+VDDVSSTP1TN1TP2TN2ABL电路电路逻辑符号逻辑符号(b)(b)与非逻辑不变与非逻辑不变漏极开路门输出连接漏极开路门输出连接(a)(a)工作时必须外接电源和电阻工作时必须外接电源和电阻;(2)(2)上拉电阻对上拉电阻对OD门动态性能的影响门动态性能的影响Rp的值愈小，负载电容的充电时间的值愈小，负载电容的充电时间常数亦愈小，因而开关速度愈快常数亦愈小，因而开关速度愈快。但功耗大但功耗大,且可能使输出电流超过允且可能使输出电流超过允许的最大值许的最大值IOL(max）。电路带电容负载电路带电容负载1 10 0CL LRp的值大，可保证输出电流不能超的值大，可保证输出电流不能超过允许的最大值过允许的最大值IOL(max）、）、功耗小功耗小。但负载电容的充电时间常数亦愈大，但负载电容的充电时间常数亦愈大，开关速度因而愈慢开关速度因而愈慢。最不利的情况：最不利的情况：只有一个只有一个 OD门导通，门导通，110为保证低电平输出为保证低电平输出OD门的门的输输出电流不能超过允许的最大值出电流不能超过允许的最大值 IOL(max)且且VO=VOL(max），RP不不能太小能太小。当当VO=VOL+V DDIILRP&n&m&kIIL（total)IOL（max)当当VO=VOH+V DDRP&n&m&111IIH（total)I0H（total)为使得高电平不低于规定的为使得高电平不低于规定的VIH的的最小值，则最小值，则Rp的选择不能过大。的选择不能过大。Rp的最大值的最大值Rp(max)：2.三态三态(TSL)输出门电路输出门电路10011截止截止导通导通111高阻高阻 0 输出输出L输入输入A使能使能EN0011 10 00截止截止导通导通010截止截止截止截止X1逻辑功能：高电平有效的同相逻辑门逻辑功能：高电平有效的同相逻辑门0 13.1.7 CMOS传输门传输门(双向模拟开关双向模拟开关)1 1.CMOS传输门电路传输门电路电路电路逻辑符号逻辑符号I/Oo/IC等效电路等效电路2、CMOS传输门电路的工作原理传输门电路的工作原理 设设TP:|VTP|=2V，TN:VTN=2V I的变化范围为的变化范围为5V到到+5V。5V+5V 5V到到+5V GSN0,TP截止截止1）当）当c=0，c=1时时c=0=-5V，c c =1=+5V C TP vO/vI vI/vO+5V 5V TN C+5V5V GSP=5V (3V+5V)=2V 10V GSN=5V (5V+3V)=(102)V b、I=3V5V GSNVTN,TN导通导通a、I=5V3VTN导通，导通，TP导通导通 GSP|VT|,TP导通导通C、I=3V3V2）当）当c=1，c=0时时传输门组成的数据选择器传输门组成的数据选择器C=0TG1导通导通,TG2断开断开 L=XTG2导通导通,TG1断开断开 L=YC=1传输门的应用传输门的应用CMOS逻辑集成器件发展使它的技术参数从总体上来说已经达逻辑集成器件发展使它的技术参数从总体上来说已经达到或者超过到或者超过TTLTTL器件的水平。器件的水平。CMOS器件的功耗低、扇出数大，器件的功耗低、扇出数大，噪声容限大，静态功耗小，动态功耗随频率的增加而增加。噪声容限大，静态功耗小，动态功耗随频率的增加而增加。参数参数系列系列传输延迟时间传输延迟时间tpd/ns(CL=15pF)功耗功耗(mW)延时功耗积延时功耗积(pJ)4000B751(1MHz)10574HC101.5 (1MHz)1574HCT131 (1MHz)13BiCMOS2.90.00037.50.00087223.1.8 CMOS逻辑门电路的技术参数逻辑门电路的技术参数CMOS门电路各系列的性能比较门电路各系列的性能比较3.2 TTL逻辑门逻辑门3.2.1 BJT的开关特性的开关特性3.2.2 基本基本BJT反相器的动态特性反相器的动态特性3.2.3 TTL反相器的基本电路反相器的基本电路3.2.4 TTL逻辑门电路逻辑门电路3.2.5 集电极开路门和三态门集电极开路门和三态门3.2.6 BiMOS门电路门电路3.2 TTL逻辑门逻辑门3.2.1 BJT的开关特性的开关特性iB 0，iC 0，vOVCEVCC，c、e极之间近似于开路极之间近似于开路,vI=0V时时:vOVCE0.2V，c、e极之间近似于短路极之间近似于短路,vI=5V时时:2.BJT的开关时间的开关时间从截止到导通从截止到导通开通开通时间时间ton(=td+tr)从导通到截止从导通到截止关闭时间关闭时间toff(=ts+tf)BJT饱和与截止两种状态的相饱和与截止两种状态的相互转换需要一定的时间才能完成。互转换需要一定的时间才能完成。CL的充、放电过程均需经历一定的充、放电过程均需经历一定的时间，必然会增加输出电压的时间，必然会增加输出电压 O波波形的上升时间和下降时间，导致基形的上升时间和下降时间，导致基本的本的BJT反相器的开关速度不高。反相器的开关速度不高。3.2.2基本基本BJT反相器的动态性能反相器的动态性能若带电容负载若带电容负载故需设计有较快开关速度的实用型故需设计有较快开关速度的实用型TTL门电路。门电路。输出级输出级T3、D、T4和和Rc4构构成推拉式的输出级。成推拉式的输出级。用于提高开关速度用于提高开关速度和带负载能力。和带负载能力。中间级中间级T2和电阻和电阻Rc2、Re2组成，从组成，从T2的集电结和发射的集电结和发射极同时输出两个相极同时输出两个相位相反的信号，作位相反的信号，作为为T T3 3和和T T4 4输出级的输出级的驱动信号；驱动信号；Rb1 4k W Rc2 1.6k W Rc4 130 W T4 D T2 T1+vI T3+vO 负载 Re2 1K W VCC(5V)输入级输入级 中间级中间级输出级输出级 3.2.3 TTL反相器的基本反相器的基本电路电路1.1.电路组成电路组成输入级输入级T1和电阻和电阻Rb1组成。用于提高组成。用于提高电路的开关速度电路的开关速度2.TTL反相器的工作原理（逻辑关系、性能改善）反相器的工作原理（逻辑关系、性能改善）（1 1）当输入为低电平（）当输入为低电平（I I =0.2 V）T1 深度饱和深度饱和截止截止导通导通导通导通截止截止饱和饱和低电平低电平T4D4T3T2T1输入输入高电平高电平输出输出T2、T3截止，截止，T4、D导通导通（2）当输入为高电平（）当输入为高电平（I=3.6 V）T2、T3饱和导通饱和导通 T1:倒置的放大状态。倒置的放大状态。T4和和D截止。截止。使输出为低电平使输出为低电平.vO=vC3=VCES3=0.2V输入输入A输出输出L0110逻辑真值表逻辑真值表 逻辑表达式逻辑表达式 L =A 饱和饱和截止截止T4低电平低电平截止截止截止截止饱和饱和倒置工作倒置工作高电平高电平高电平高电平导通导通导通导通截止截止饱和饱和低电平低电平输出输出D4T3T2T1输入输入1.TTL与非门电路与非门电路多发射极多发射极BJT T1e e bc eeb cA&BAL=B3.2.4 TTL逻辑门电路逻辑门电路TTL与非门与非门电路的工作原理电路的工作原理 任一输入端为低电平时任一输入端为低电平时:TTL与非门各级工作状态与非门各级工作状态 IT1T2T4T5 O输入全为高电输入全为高电平平(3.6V)倒置使用的放大倒置使用的放大状态状态饱和饱和截止截止饱和饱和低电平低电平（0.2V）输入有低电平输入有低电平 (0.2V)深饱和深饱和截止截止放大放大截止截止高电平高电平（3.6V）当全部输入端为高电平时：当全部输入端为高电平时：输出低电平输出低电平 输出高电平输出高电平 2.TTL或非门或非门 若若A、B中有一个为高电平中有一个为高电平:若若A、B均为低电平均为低电平:T2A和和T2B均将截止，均将截止，T3截止。截止。T4和和D饱和，饱和，输出为高电平。输出为高电平。T2A或或T2B将饱和，将饱和，T3饱和，饱和，T4截止，截止，输出为低电平。输出为低电平。逻辑表达式逻辑表达式vOHvOL输出为低电平输出为低电平的逻辑门输出的逻辑门输出级的损坏级的损坏3.2.5 集电极开路门和三态门电路集电极开路门和三态门电路1.1.集电极开路门集电极开路门电路电路a）集电极开路与非门电路集电极开路与非门电路b）使用时的外电路连接使用时的外电路连接C）逻辑功能逻辑功能L=A BOC门输出端连接实现线与门输出端连接实现线与VCC仿真演示仿真演示74LS03OC与非门真值表AB F00Z01Z10Z11074LS00（四（四-2输入输入普通与非门）普通与非门）2.三态与非门三态与非门(TSL)当当CS=3.6V时时CS数据数据输入端入端输出端出端LAB10010111011100三态与非门真值表三态与非门真值表 当当CS=0.2V时时CS数据数据输入端入端输出端出端L LAB10010111011100高阻高阻高电平高电平使能使能=高阻状态高阻状态与非逻辑与非逻辑 ZL ABLCS=0_CS=1真值表真值表逻辑符号逻辑符号ABCS&L EN3.5.1 正负逻辑问题正负逻辑问题3.5 逻辑描述中的几个问题逻辑描述中的几个问题3.5.2 基本逻辑门的等效符号及其应用基本逻辑门的等效符号及其应用3.5.1 正负逻辑问题正负逻辑问题1.1.正负逻辑的规定正负逻辑的规定 0 01 1 1 10 0正逻辑正逻辑负逻辑负逻辑3.5 逻辑描述中的几个问题逻辑描述中的几个问题正逻辑体制正逻辑体制:将高电平用逻辑将高电平用逻辑1 1表示，低电平用逻辑表示，低电平用逻辑0 0表示表示负逻辑体制负逻辑体制:将高电平用逻辑将高电平用逻辑0 0表示，低电平用逻辑表示，低电平用逻辑1 1表示表示 A B L 1 1 0 1 0 0 0 1 0 0 0 1 _与非门与非门A B L 0 0 1 0 1 1 1 0 1 1 1 0 某电路输入与输出电平表某电路输入与输出电平表A B L L L H L H H H L H H H L 采用正逻辑采用正逻辑_或非门或非门采用负逻辑采用负逻辑与非与非 或非或非负逻辑负逻辑 正逻辑正逻辑2.正负逻辑等效正负逻辑等效变换变换 与与 或或非非 非非3.5.2 基本逻辑门电路的等效符号及其应用基本逻辑门电路的等效符号及其应用1、基本逻辑门电路的等效符号基本逻辑门电路的等效符号与非门及其等效符号与非门及其等效符号系统输入信号中，有的是高电平有效，有的是低电平有效。系统输入信号中，有的是高电平有效，有的是低电平有效。低电平有效，输入端加小圆圈；高电平有效，输入端不加低电平有效，输入端加小圆圈；高电平有效，输入端不加小圆圈。小圆圈。或非门及其等效符号或非门及其等效符号 逻辑门等效符号的应用逻辑门等效符号的应用利用逻辑门等效符号，可实现对逻辑电路进行变换，利用逻辑门等效符号，可实现对逻辑电路进行变换，以简化电路，能减少实现电路的门的种类。以简化电路，能减少实现电路的门的种类。74LS00内含内含4个个2输入与非门输入与非门end 控制电路控制电路逻辑门等效符号强调低电平有效逻辑门等效符号强调低电平有效L=0如如RE、AL都要求高电平有效，都要求高电平有效，EN高电平有效高电平有效如如RE、AL都要求低电平有效，都要求低电平有效，EN高电平有效高电平有效如如RE、AL都要求高电平有效，都要求高电平有效，EN低电平有效低电平有效3.6 逻辑门电路使用中的几个实际问题逻辑门电路使用中的几个实际问题3.6.1 各种门电路之间的接口问题各种门电路之间的接口问题3.6.2 门电路带负载时的接口问题门电路带负载时的接口问题1)驱驱动动器器件件的的输输出出电电压压必必须须处处在在负负载载器器件件所所要要求求的的输输入入电电压压范范围，包括高、低电压值（属于电压兼容性的问题）。围，包括高、低电压值（属于电压兼容性的问题）。在数字电路或系统的设计中，往往将在数字电路或系统的设计中，往往将TTL和和CMOS两种器件两种器件混合使用，以满足工作速度或者功耗指标的要求。由于每种混合使用，以满足工作速度或者功耗指标的要求。由于每种器件的电压和电流参数各不相同，因而在这两种器件连接时，器件的电压和电流参数各不相同，因而在这两种器件连接时，要满足驱动器件和负载器件以下两个条件：要满足驱动器件和负载器件以下两个条件：2)驱动器件必须对负载器件提供足够大的拉电流和驱动器件必须对负载器件提供足够大的拉电流和灌电流灌电流（属（属于门电路的扇出数问题）；于门电路的扇出数问题）；3.6.1 各种门电路之间的接口问题各种门电路之间的接口问题vOvI驱动门驱动门 负载门负载门1 1 VOH(min)vO VOL(max)vI VIH(min)VIL(max)负载器件所要求的输入电压负载器件所要求的输入电压VOH(min)VIH(min)VOL(max)VIL(max)灌灌电流电流IILIOLIIL拉电流拉电流IIHIOHIIH101111n个个011101n个个对负载器件提供足够大的拉电流和灌电流对负载器件提供足够大的拉电流和灌电流 IOH(max)IIH(total)IOL(max)IIL(total)驱动电路必须能为负载电路提供足够的驱动电流驱动电路必须能为负载电路提供足够的驱动电流 驱动电路驱动电路 负载电路负载电路1、）、）VOH(min)VIH(min)2、）、）VOL(max)VIL(max)4、）、）IOL(max)IIL(total)驱动电路必须能为负载电路提供合乎相应标准的高、低电平驱动电路必须能为负载电路提供合乎相应标准的高、低电平 IOH(max)IIH(total)3、）、）2、CMOS门驱动门驱动TTL门门VOH（min)=4.9V VOL(max)=0.1VTTL门（门（74系列）系列）：VIH(min)=2V VIL(max)=0.8VIOH（max)=-0.51mAIIH（max)=20 AVOH(min)VIH(min)VOL(max)VIL(max)带拉电流负载带拉电流负载输出、输入电压输出、输入电压带灌电流负载带灌电流负载?CMOS门门(4000系列）：系列）：IOL（max)=0.51mAIIL（max)=-0.4mA，IOH(max)IIH(total)例例 用一个用一个74HC00与非门电路驱动一个与非门电路驱动一个74系列系列TTL反反相器和六个相器和六个74LS系列逻辑门电路。试验算此时的系列逻辑门电路。试验算此时的CMOS门电路是否过载？门电路是否过载？VOH（min)=3.84V，VOL(max)=0.33VIOH（max)=-4mAIOL（max)=4mA 74HC00：IIH（max)=004mAIIL（max)=1.6mA74系列：系列：VIH（min)=2V，VIL(max)=0.8V&111CMOS门门74系列系列74LS74LS系列系列74LS系列系列IIL（max)=-0.4mA，IIH（max)=0.02mA，VOH(min)VIH(min)VOL(max)VIL(max)总的输入电流总的输入电流IIL(total)=1.6mA+6 0.4mA=4mA灌电流情况灌电流情况 拉电流情况拉电流情况 74HC00:IOH(max)=4mA74系列反相器系列反相器:IIH(max)=0.04mA74LS门：门：IIH(max)=0.02mA总的输入电流总的输入电流IIH(total)=0.04mA+6 0.02mA=0.16mA 74HC00:IOL(max)=4mA74系列反相器系列反相器:IIL(max)=1.6mA74LS门：门：IIL(max)=0.4mA驱动电路能为负载电路提供足够的驱动电流驱动电路能为负载电路提供足够的驱动电流&111CMOS门门 74系列系列74LS74LS系列系列3.3.TTL门驱动门驱动CMOS门门(如如74HC）VOH(min)=2.7V VIH(min)为为3.5VTTL（74LS ）：CMOS（7474HC）：式式2、3、4、都能满足，但式、都能满足，但式1 1 VOH(min)VIH(min)不满足不满足（IO：TTL输出级输出级T3截止管的漏电流）截止管的漏电流）1.用门电路直接驱动显示器件用门电路直接驱动显示器件3.6.2 门电路带负载时的接口电路门电路带负载时的接口电路门电路的输入为低电平，输出为高电平时，门电路的输入为低电平，输出为高电平时，LED发光发光当输入信号为高电平，输出为低电平时当输入信号为高电平，输出为低电平时,LED发光发光 解：解：LED正常发光需要几正常发光需要几mA的电流，并且导通时的压降的电流，并且导通时的压降VF为为1.6V。根据附录根据附录A查得，当查得，当VCC=5V时，时，VOL=0.33V，IOL(max)=4mA，因此因此ID取值不能超过取值不能超过4mA。限流电阻的最小值为限流电阻的最小值为例例3.6.2 试用试用74HC04六个六个CMOS反相器中的一个作为接口反相器中的一个作为接口电路，使门电路的输入为高电平时，电路，使门电路的输入为高电平时，LED导通发光。导通发光。