数字逻辑课件

数字电路与逻辑设计数字电路与逻辑设计合肥工业大学计算机与信息学院徐娟 刘军l第1章 数制与码制l第2章 逻辑函数及其化简l第3章 集成逻辑门电路l第4章 组合逻辑电路l第5章 触发器l第6章 时序逻辑电路l第7章 半导体存储器l第8章 可编程逻辑器件l第9章 脉冲波形的产生和整形l第10章 数模和模数转换器2组合组合逻辑电路逻辑电路时序时序逻辑电路逻辑电路数数字字电电路路（i=0、1、m-1）电路结构特点：（电路结构特点：（1）输出与电路过去的状态无关。）输出与电路过去的状态无关。（2）电路中不含有记忆功能的存储器。）电路中不含有记忆功能的存储器。组合组合逻辑电路逻辑电路I0I1In-1Y0Y1Ym-134.1 4.1 概述概述根据输出信号对输入信号响应的不同及逻辑功能的不同分类4.2 4.2 组合逻辑电路的分析和设计方法组合逻辑电路的分析和设计方法给定组合逻辑电路给定组合逻辑电路写输出逻辑函数表达式写输出逻辑函数表达式化简化简分析其功能分析其功能列真值表列真值表分析其功能分析其功能4.2.1 组合逻辑电路的分析组合逻辑电路的分析4代数法：代数法：逻辑图逻辑图逻辑表达逻辑表达式式1最简与或表最简与或表达式达式化简2从输入到输出逐级写出54.2.1 4.2.1 组合逻辑电路的分析组合逻辑电路的分析12例1：分析逻辑电路，并指出该逻辑电路设计是否合理。最简与或最简与或表达式表达式3真值表真值表34电路的逻电路的逻辑功能辑功能Y和A，B的逻辑关系为与非的关系4逻辑电路设计不合理64.2.1 4.2.1 组合逻辑电路的分析组合逻辑电路的分析例1：分析逻辑电路，并指出该逻辑电路设计是否合理。逻辑图逻辑图逻辑表达逻辑表达式式最简与或表最简与或表达式达式74.2.1 4.2.1 组合逻辑电路的分析组合逻辑电路的分析例2：分析逻辑电路，并指出该逻辑电路设计是否合理。真值表真值表若分析真值表，将、分别作为一位二进制数，则输出、分别为和数与进位数。半加器半加器!电路的逻辑功能电路的逻辑功能84.2.1 4.2.1 组合逻辑电路的分析组合逻辑电路的分析例2：分析逻辑电路，并指出该逻辑电路设计是否合理。组合电路组合电路中的竞争冒险中的竞争冒险一一 什么是竞争冒险现象？什么是竞争冒险现象？二二 如何判断是否存在竞争冒险如何判断是否存在竞争冒险?三三 如何消除竞争冒险如何消除竞争冒险?9实际电路中，（）当信号通过连线及集成门都有一定的延迟时间，输入信号变化需要一个过渡时间（）多个输入信号发生变化时，也可能有先后快慢的差异在理想情况下设计的组合逻辑电路受到这些影响后，可能在输入信号变化的瞬间，在输出端出现一些不正确的尖峰信号（毛刺），这种现象称为竞争竞争-冒险现象冒险现象一一 什么是竞争冒险现象？什么是竞争冒险现象？10组合电路中的竞争冒险两个输入“同时向相反的逻辑电平变化”，称存在“竞争”11静态冒险：输入信号变化前后稳定输出相同，在转换的瞬间有冒险00冒险00 冒险n冒险分类4.4 组合电路中的竞争冒险输出序列毛刺毛刺静态冒险静态0冒险短暂的冒险毛刺信号仅发生在输入信号变化的瞬间瞬间，稳态下不会发生的。在输入信号发生变化时，输出不一定产生毛刺。124.4 组合电路中的竞争冒险000n动态冒险134.4 组合电路中的竞争冒险在得到最终结果之前,输出发生了三次变化（00，00）只在多级电路中才会发生，在两级与或式/或与式中不会发生。最简与或式/或与式无动态冒险二二 如何判断是否存在逻辑冒险如何判断是否存在逻辑冒险?1 代数法在一定条件下，如果电路的输出逻辑函数等于或，则电路存在竞争冒险现象。例试判断图所示电路是否存在竞争冒险现象。解输出逻辑表达式为当时，存在竞争冒险现象。14组合电路中的竞争冒险2 卡诺图法在电路输出函数的卡诺图上，凡存在乘积项包围圈相邻者，则有竞争冒险存在；相交或不相邻，则无竞争冒险。卡诺图中的两个包围圈相邻，存在竞争冒险现象。15组合电路中的竞争冒险AB在多个输入变量同时发生变化时,如果输入变量数目过多,很难用刚才的方法进行判断,需要借助计算机辅助分析查找。16组合电路中的竞争冒险1、修改逻辑设计，在函数中增加冗余项。、修改逻辑设计，在函数中增加冗余项。三三 如何消除竞争冒险如何消除竞争冒险?3、引入选通脉冲引入选通脉冲引入引入选通脉冲，错开输入信号发生变化的瞬间，可以有效的选通脉冲，错开输入信号发生变化的瞬间，可以有效的避免各种冒险。避免各种冒险。2、加输出滤波电容加输出滤波电容17组合电路中的竞争冒险4.2.2 4.2.2 组合逻辑电路的设计组合逻辑电路的设计组合电路的设计是根据给定的逻辑功能要求，找出实现这一逻辑功能的最佳最佳逻辑电路。器件数最少器件种类最少器件连线最少组合逻辑电路的设计步骤组合逻辑电路的设计步骤18有有3 3个温度探测器，当探测器的温度超过个温度探测器，当探测器的温度超过6060摄氏度时，摄氏度时，输出控制信号为输出控制信号为1 1；如果探测器的温度等于或低于；如果探测器的温度等于或低于6060摄摄氏度时，输出控制信号为氏度时，输出控制信号为0 0；当其中两个或两个以上的；当其中两个或两个以上的温度探测器输出温度探测器输出1 1信号时，总控制器输出信号时，总控制器输出1 1信号，并自信号，并自动控制调控设备，使温度降低到动控制调控设备，使温度降低到6060摄氏度以下，试设摄氏度以下，试设计总控制器的逻辑电路，用计总控制器的逻辑电路，用与非门与非门实现。实现。例例4-4-5:5:194.2.2 4.2.2 组合逻辑电路的设计组合逻辑电路的设计A B C F 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 1 1、列真值表、列真值表解：设解：设ABC分别表示分别表示3个温度探测器的探测输出信号，同时也是总个温度探测器的探测输出信号，同时也是总控制器电路的输入信号。设控制器电路的输入信号。设F是总控制器的电路的输出。是总控制器的电路的输出。204.2.2 4.2.2 组合逻辑电路的设计组合逻辑电路的设计C CABAB0000111110111100002 2、画卡诺图化简、画卡诺图化简F=AC+BC+AB3 3、写出最简写出最简“与或与或”式式ABABBCBCACAC要求用与非门实现要求用与非门实现214.2.2 4.2.2 组合逻辑电路的设计组合逻辑电路的设计A B C F 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 4 4、用与非门实现逻辑电路（两次求反）、用与非门实现逻辑电路（两次求反）F=AB+AC+BCF=AB+AC+BC =AB=AB AC AC BC BC224.2.2 4.2.2 组合逻辑电路的设计组合逻辑电路的设计总结：题目要求用与非门电路实现逻总结：题目要求用与非门电路实现逻辑功能，则先用卡诺图对辑功能，则先用卡诺图对1进行化简获进行化简获得最简与或表达式，然后对最简与或得最简与或表达式，然后对最简与或表达式两次取反。表达式两次取反。234.2.2 4.2.2 组合逻辑电路的设计组合逻辑电路的设计l用或非器件实现同样的逻辑功能用或非器件实现同样的逻辑功能244.2.2 4.2.2 组合逻辑电路的设计组合逻辑电路的设计总结：题目要求用或非门电路实现逻总结：题目要求用或非门电路实现逻辑功能，则先用卡诺图对辑功能，则先用卡诺图对0进行化简获进行化简获得最简或与表达式，然后对最简或与得最简或与表达式，然后对最简或与表达式两次取反。表达式两次取反。254.2.2 4.2.2 组合逻辑电路的设计组合逻辑电路的设计l组合逻辑电路的设计步骤一般只在使用小规模集成器件时使用。中、大规模集成电路出现以后，逻辑电路的设计方法出现了重大变化。用中规模集成器件设计的电路具有连线简单、方便快捷、成本低的特点。264.2.2 4.2.2 组合逻辑电路的设计组合逻辑电路的设计第第4章章 组合逻辑电路组合逻辑电路4.3 常用中规模组合模块的功能与应用常用中规模组合模块的功能与应用加法器加法器编码器译码器数据选择器数值比较器274.3.1 4.3.1 加法器加法器1.11.1位加法器位加法器l1)半加器半加器能对两个能对两个1位二进制数进行相加而求得和及进位的逻辑位二进制数进行相加而求得和及进位的逻辑电路称为半加器。电路称为半加器。加数加数本位本位之和之和向高向高位的位的进位进位逻辑图逻辑符号28能对两个能对两个1位二进制数进行相加并考虑低位来的进位，即相当于位二进制数进行相加并考虑低位来的进位，即相当于3个个1位二进制数相加，求得和及进位的逻辑电路称为全加器。位二进制数相加，求得和及进位的逻辑电路称为全加器。2）一位全加器）一位全加器加数加数低位低位来的来的进位进位本本位位和和向高位的进位向高位的进位294.3.1 4.3.1 加法器加法器304.3.1 4.3.1 加法器加法器2）一位全加器）一位全加器全加器的逻辑图及符号实现多位二进制数相加的电路称为加法器实现多位二进制数相加的电路称为加法器。（1）、串行（逐位）进位加法器）、串行（逐位）进位加法器构成构成构成构成：把把n位全加器串联起来，低位全加器的进位输出连接位全加器串联起来，低位全加器的进位输出连接到相邻的高位全加器的进位输入。到相邻的高位全加器的进位输入。2 2 多位加法器多位加法器314.3.1 4.3.1 加法器加法器特点特点特点特点：电路结构简单，扩展方便。但：电路结构简单，扩展方便。但进位信号是由低位向高进位信号是由低位向高位逐级传递的，每一位相加结果必须等到低一位的进位产生位逐级传递的，每一位相加结果必须等到低一位的进位产生以后才能产生，故运算速度慢。以后才能产生，故运算速度慢。如何解决？如何解决？设法让各级进位信号同时产生，每位的进位只由加数和被加数决定，不等低位的进位，由此制成了超前进位加法器。324.3.1 4.3.1 加法器加法器（2）、并行进位加法器（超前进位加法器）、并行进位加法器（超前进位加法器）进位生成项进位生成项进位传递条件进位传递条件进位表达式进位表达式和表达式和表达式4位超前进位加法器位超前进位加法器递推公式递推公式3334A4、A3、A2、A1-二进制被加数；二进制被加数；B4、B3、B2、B1-二进制加数；二进制加数；F4、F3、F2、F1-相加产生的和数相加产生的和数；C0-来自低位的进位输入；来自低位的进位输入；FC4-向高位的进位输出。向高位的进位输出。由于C1C4是Pi、Gi和C0的函数，而Pi、Gi又是 Ai、Bi的函数，所以，在输入Ai、Bi和C0之后，可以同时产生C1C4。（2）、并行进位加法器（超前进位加法器）、并行进位加法器（超前进位加法器）3.加法器的应用（）用作加法和减法运算器。（）用作代码转换器（）用作二十进制码加法器354.3.1 4.3.1 加法器加法器第第4章章 组合逻辑电路组合逻辑电路4.3 常用中规模组合模块的功能与应用常用中规模组合模块的功能与应用加法器编码器编码器译码器数据选择器数值比较器364.3.2 4.3.2 编码器编码器l编码：将具有特定意义的信息编程相应二进制代码的过程。l将输入的每个高/低电平信号变成一个对应的二进制代码l如：用二进制数码表示十进制数，叫二-十进制编码。l编码器：完成编码功能的电路称为编码器。普通编码器普通编码器优先编码器优先编码器37编码器特定对象二进制代码n普通编码器普通编码器384.3.2 4.3.2 编码器编码器特点：任何时刻只允许输入一个编码信号。例：3位二进制普通编码器输输 入入输输 出出I I0 0I I1 1I I2 2I I3 3I I4 4I I5 5I I6 6I I7 7Y Y2 2Y Y1 1Y Y0 01 10 00 00 00 00 00 00 00 00 00 00 01 10 00 00 00 00 00 00 00 01 10 00 01 10 00 00 00 00 00 01 10 00 00 00 01 10 00 00 00 00 01 11 10 00 00 00 01 10 00 00 01 10 00 00 00 00 00 00 01 10 00 01 10 01 10 00 00 00 00 00 01 10 01 11 10 00 00 00 00 00 00 00 01 11 11 11 1利用无关项化简，得：n普通编码器普通编码器4.3.2 4.3.2 编码器编码器利用无关项化简，得：l特点：允许同时输入两个以上的编码信号，但只对其中优先权最高的一个进行编码。l例：8线-3线优先编码器l（设I7优先权最高I0优先权最低）输输 入入输输 出出I I0 0I I1 1I I2 2I I3 3I I4 4I I5 5I I6 6I I7 7Y Y2 2Y Y1 1Y Y0 0X XX XX XX XX XX XX X1 11 11 11 1X XX XX XX XX XX X1 10 01 11 10 0X XX XX XX XX X1 10 00 01 10 01 1X XX XX XX X1 10 00 00 01 10 00 0X XX XX X1 10 00 00 00 00 01 11 1X XX X1 10 00 00 00 00 00 01 10 0X X1 10 00 00 00 00 00 00 00 01 11 10 00 00 00 00 00 00 00 00 00 0n优先编码器优先编码器 4.3.2 4.3.2 编码器编码器低电平实例：74HC148n优先编码器优先编码器 4.3.2 4.3.2 编码器编码器选通信号选通信号n优先编码器优先编码器 4.3.2 4.3.2 编码器编码器为0时，电路工作无编码输入为0时，电路工作有编码输入n优先编码器优先编码器 4.3.2 4.3.2 编码器编码器优先级优先级 最高最高使能输使能输 入端入端使能输使能输 出端出端扩展输扩展输 出端出端44n优先编码器优先编码器 4.3.2 4.3.2 编码器编码器状态状态1 11 1不工作不工作0 01 1工作，但无输入工作，但无输入1 10 0工作，且有输入工作，且有输入0 00 0不可能出现不可能出现附加输出信号的状态及含义4.3.2 4.3.2 编码器编码器n优先编码器优先编码器 扩展扩展输输 出端出端使能使能输出输出端端1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 0 0 1 1 1 1 1 1 0 0 0 0 0 0 0 10 0 0 0 0 0 1 0 0 1 1 1 1 0 10 0 1 1 1 1 0 1控制端扩展功能举例：例：用两片8线-3线优先编码器 16线-4线优先编码器其中，的优先权最高 n优先编码器优先编码器 4.3.2 4.3.2 编码器编码器状态状态1 11 1不工作不工作0 01 1工作，但无输入工作，但无输入1 10 0工作，且有输入工作，且有输入0 00 0不可能出现不可能出现 S1=0时时 /IN15 /IN0均无申请均无申请1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 0 0 1 1 1 1 1 1 0 0 0 0 0 0 0 10 0 0 0 0 0 1 S1=0 1片工作片工作,但无编码输出但无编码输出Ys1=S2=0 2片工作片工作,也无编码输出也无编码输出 故：故：Ys Ys2 0。YEX1,Y3 Y01111满足无编码时的输出满足无编码时的输出1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 0 0 1 1 1 1 1 1 0 0 0 0 0 0 0 10 0 0 0 0 0 1 /IN15 /IN0有申请有申请/IN15 /IN8有申请有申请 S1=0 1片工作片工作,有编码输出有编码输出S2 Ys1 1 2片禁止片禁止所以所以,/IN15 /IN8的优先的优先级比级比/IN7 /IN0高高 IN15 /N8无申请无申请 S1=0 1片工作片工作,但无编码输出但无编码输出Ys1=S2=0 2片工作片工作,有编码输出有编码输出4.3.2 4.3.2 编码器编码器4.3.2 4.3.2 编码器编码器l控制端扩展功能举例：结论：结论：S=1:编码器不工作。编码器不工作。S=0:I15 /I8有申请有申请高位片编码，低位高位片编码，低位片禁止，片禁止，I15 I8无申请无申请低位低位片允许编码。片允许编码。4.3.2 4.3.2 编码器编码器Z3Z2Z1Z0=1011反码n二-十进制优先编码器将 编成0110 1110 的优先权最高，最低输入的低电平信号变成一个对应的十进制的编码4.3.2 4.3.2 编码器编码器4.3.2 4.3.2 编码器编码器第第4章章 组合逻辑电路组合逻辑电路4.3 常用中规模组合模块的功能与应用常用中规模组合模块的功能与应用加法器编码器译码器译码器数据选择器数值比较器52译码是编码的逆过程，即将某二进制编码翻译成电路的某种状态。译码器的输入:一组二进制代码译码器的输出:一组高低电平信号4.3.3 4.3.3 译码器译码器53变量译码器 表示输入变量状态，2/4，3/8，4/16码制变换译码器 BCD/十，余3/十，格雷码/十显示译码器 驱动显示器件二进制代码编码对象原来信息编码译码1.变量译码器(二进制译码器、完全译码器)544.3.3 4.3.3 译码器译码器特点特点 输入输入:n:n个变量，即个变量，即n n位代码，位代码，输出输出:2:2n n个个.即对应即对应n n个变量的个变量的2 2n n种组合种组合,每个每个 输出对应一种输入代码，即一个输出对应一种输入代码，即一个n n变变 量最小项量最小项。输入信号输出信号选通端选通端（使能端）（使能端）55n2线4线译码器4.3.3 4.3.3 译码器译码器真值表真值表如：10对应的十进制数是2,因此，n2线4线译码器逻辑图564.3.3 4.3.3 译码器译码器当选通端为0时，对应的译码地址输入端的每一组代码输入，都能译成在对应输出端输出低电平。合理的应用选通端可以扩大其逻辑功能，可以将2线-4线译码器扩展成3线-8线译码器。A2作为选通信号,A2=0,片I选通，片2高阻Y7Y4全为1A2=1,片2选通，片1高阻Y3Y0全为157n2线4线译码器4.3.3 4.3.3 译码器译码器注意：变量译码器可以作为数据分配器使用注意：变量译码器可以作为数据分配器使用。A0和和A1作为数据分配地址。作为数据分配地址。因此，当A1A0取00时，端输出为D58n2线4线译码器4.3.3 4.3.3 译码器译码器n3线 8线译码器 594.3.3 4.3.3 译码器译码器输输 入入输输 出出A A2 2A A1 1A A0 0Y Y7 7Y Y6 6Y Y5 5Y Y4 4Y Y3 3Y Y2 2Y Y1 1Y Y0 00 00 00 00 00 00 00 00 00 00 01 10 00 01 10 00 00 00 00 00 01 10 00 01 10 00 00 00 00 00 01 10 00 00 01 11 10 00 00 00 01 10 00 00 01 10 00 00 00 00 01 10 00 00 00 01 10 01 10 00 01 10 00 00 00 00 01 11 10 00 01 10 00 00 00 00 00 01 11 11 11 10 00 00 00 00 00 00 0逻辑表达式：n3线 8线译码器 4.3.3 4.3.3 译码器译码器说明说明：译码器译码器是多输入、多输出组是多输入、多输出组合逻辑电路合逻辑电路，每个每个输出对应一个输出对应一个n n变量最小变量最小项，项，也称最小也称最小项发生器。项发生器。集成译码器实例：74HC138低电平输出附加控制端n3线8线译码器 4.3.3 4.3.3 译码器译码器74HC138的功能表：输输输输 入入入入输输输输 出出出出S S1 1A A2 2A A1 1A A0 00 0X XX XX XX X1 11 11 11 11 11 11 11 1X X1 1X XX XX X1 11 11 11 11 11 11 11 11 10 00 00 00 01 11 11 11 11 11 11 10 01 10 00 00 01 11 11 11 11 11 11 10 01 11 10 00 01 10 01 11 11 11 11 10 01 11 11 10 00 01 11 11 11 11 11 10 01 11 11 11 10 01 10 00 01 11 11 10 01 11 11 11 11 10 01 10 01 11 11 10 01 11 11 11 11 11 10 01 11 10 01 10 01 11 11 11 11 11 11 10 01 11 11 10 01 11 11 11 11 11 11 1n3线 8线译码器 4.3.3 4.3.3 译码器译码器选通端选通端利用变量译码器实现组合逻辑函数利用变量译码器实现组合逻辑函数(多输出函数多输出函数)用N变量译码器加上输出门可以获得任何形式的输入变量不大于N的组合逻辑电路.例例 实现一组多输出逻辑函数(函数发生器).634.3.3 4.3.3 译码器译码器n3线 8线译码器 3位二进制译码器给出3变量的全部最小项;n位二进制译码器给出n变量的全部最小项;解:3线-8线译码器的函数表达式644.3.3 4.3.3 译码器译码器n3线 8线译码器 654.3.3 4.3.3 译码器译码器n3线 8线译码器 利用附加控制端进行扩展例：用74HC138（3线8线译码器）4线16线译码器 n3线 8线译码器 4.3.3 4.3.3 译码器译码器输入端：00000111 10001000D3=1D3=0n3线 8线译码器 4.3.3 4.3.3 译码器译码器输入端：00000111 10001000n码制译码器二二十进制译码器的逻辑功能是将输入十进制译码器的逻辑功能是将输入BCD码的十个代码的十个代码（码（0000-1001）译成）译成10个高、低电平的输出信号。个高、低电平的输出信号。684.3.3 4.3.3 译码器译码器逻辑符号真值表输出低电平有效。输出低电平有效。1010-1111为无效输入，当输入信为无效输入，当输入信号出现上述代码时，输出全为号出现上述代码时，输出全为1，也即无输出。，也即无输出。694.3.3 4.3.3 译码器译码器n码制译码器704.3.3 4.3.3 译码器译码器n码制译码器l思考：如何用2线-4线译码器和4线-10线译码器组成5线-32线译码器？714.3.3 4.3.3 译码器译码器n显示译码器 8421BCD码码显示译显示译码器码器显示显示器件器件在数字系统中，常常需要将运算结果用人们习惯的在数字系统中，常常需要将运算结果用人们习惯的十进制显示出来，这就要用到十进制显示出来，这就要用到显示译码器。显示译码器。显示器件显示器件：常用常用的是的是七段显示器件。七段显示器件。bcdefga724.3.3 4.3.3 译码器译码器显示驱动信号译译 码码 器器A A3 3A A2 2A A1 1A A0 0A3-A0:输入数据要设计的七段数码管显示译码器a ab bc cd de ef fg gYaYaYbYbYcYcYdYdYeYeYfYfYgYg734.3.3 4.3.3 译码器译码器n显示译码器 字形重迭式字形重迭式按显示方式分按显示方式分 分段式分段式 点阵式点阵式 半导体半导体显示器（显示器（LEDLED）荧光数码管荧光数码管 液体液体数字显示器数字显示器(LCD)(LCD)气体放电显示器气体放电显示器按发光物质分按发光物质分（1 1）显示器件）显示器件能直接显示文字、符号的器件4.3.3 4.3.3 译码器译码器n显示译码器 半导体显示器半导体显示器 磷砷化镓磷砷化镓PNPN结，外加正向电压（电能）结，外加正向电压（电能）,发出不同波长的光（红、黄、绿等颜色）。发出不同波长的光（红、黄、绿等颜色）。液晶显示器液晶显示器 是既有液体流动性又有晶体光学特性之有机是既有液体流动性又有晶体光学特性之有机 化合物，是通过电场作用和入射光照射改变化合物，是通过电场作用和入射光照射改变 液晶排列形状、透明度而制成的显示器件。液晶排列形状、透明度而制成的显示器件。本身不发光，是一种被动显示本身不发光，是一种被动显示器件器件 主要用于移动设备、钟表、仪表、计算器、家电等。主要用于移动设备、钟表、仪表、计算器、家电等。工作电压低，功耗极小。工作电压低，功耗极小。交流驱动。交流驱动。n常用显示器件：（LED）（LCD）4.3.3 4.3.3 译码器译码器764.3.3 4.3.3 译码器译码器n七段字符显示器（LED）接地电阻+5v电源高电平点亮低电平点亮abcdefgY Ya a-Y-Yg g:控制信号控制信号高电平时高电平时,对应的对应的LEDLED亮亮低电平时低电平时,对应的对应的LEDLED灭灭发发光光二二极极管管510510 YaYaYbYbYgYga ab bg g510510 510510 需需七七段段显显示示译译码码器器774.3.3 4.3.3 译码器译码器n七段字符显示器（LED）BCD七段字符显示译码器（代码转换器）7448 输输输输 入入入入输输输输 出出出出数字数字A A3 3A A2 2A A1 1 A A0 0Y Ya aY Yb bY Yc c Y Yd dY Ye eY Yf fY Yg g字形字形0 00 00 00 00 01 11 11 11 11 11 10 01 10 00 00 01 10 01 11 10 00 00 00 02 20 00 01 10 01 11 10 01 11 10 01 13 30 00 01 11 11 11 11 11 10 00 01 14 40 01 10 00 00 01 11 10 00 01 11 15 50 01 10 01 11 10 01 11 10 01 11 16 60 01 11 10 00 00 01 11 11 11 11 17 70 01 11 11 11 11 11 10 00 00 00 08 81 10 00 00 01 11 11 11 11 11 11 19 91 10 00 01 11 11 11 10 00 01 11 110101 10 01 10 00 00 00 01 11 10 01 111111 10 01 11 10 00 01 11 10 00 01 112121 11 10 00 00 01 10 00 00 01 11 113131 11 10 01 11 10 00 01 10 01 11 114141 11 11 10 00 00 00 01 11 11 11 115151 11 11 11 10 00 00 00 00 00 00 0n集成显示译码器74LS48、灯测试输入端、灯测试输入端0时，=七段同时点亮七段同时点亮,可可以检查数码管的以检查数码管的各段是否能正常各段是否能正常发光发光平时应使平时应使=1、灭零输入端、灭零输入端=0,把不希望显示的把不希望显示的0熄灭熄灭794.3.3 4.3.3 译码器译码器（3）灭灯输入/灭零输出输入信号，称消隐输入控制端：无论输入状态是什么，数码管熄灭输出信号，称灭零输出端：只有当输入 ，且灭零输入信号 时，才给出低电平 因此 表示译码器将本来应该显示的零熄灭了n集成显示译码器74LS484.3.3 4.3.3 译码器译码器输入为输入为0输出为输出为04.3.3 4.3.3 译码器译码器5 5、数码译码显示系统、数码译码显示系统整数部分：最高位是0，而且灭掉以后，输出 作为次高位的 输入信号小数部分：最低位是0，而且灭掉以后，输出 作为次低位的 输入信号82002.01004.3.3 4.3.3 译码器译码器2.01第第4章章 组合逻辑电路组合逻辑电路4.3 常用中规模组合模块的功能与应用常用中规模组合模块的功能与应用加法器编码器译码器数据选择器数据选择器数值比较器834.3.4 4.3.4 数据选择器数据选择器(MUX)(MUX)S0S1D3D2D1D0Y功能：从多路数据中选择一路信号进行传输的电路功能：从多路数据中选择一路信号进行传输的电路控制信号控制信号输输入入信信号号输输出出信信号号数据选择器类似一个多投开关。选择哪一路信数据选择器类似一个多投开关。选择哪一路信号由相应的一组控制信号控制。号由相应的一组控制信号控制。84说明明:1.1.信号在此单向传输信号在此单向传输,与模拟开关的双向传输不同与模拟开关的双向传输不同.2.2.被传输的是选中输入的被传输的是选中输入的逻辑状态逻辑状态(1(1或或0),0),不同于不同于 模拟开关传送的是物理量模拟开关传送的是物理量(如如2.7V2.7V等等).).3.3.与门是一个最简单的与门是一个最简单的单单通道数据选择器通道数据选择器.AE&FE=1时时,F=A,能传送数据能传送数据,门打开门打开.E=0时时,F=0,门封锁门封锁.与门常用作选通门与门常用作选通门.4.3.4 4.3.4 数据选择器数据选择器(MUX)(MUX)85 一一 4 4选选1 1数据选择器数据选择器三三 8 8选选1 1数据选择器数据选择器二二 双双4 4选选1 1数据选择器数据选择器常用数据选择器及其扩展864.3.4 4.3.4 数据选择器数据选择器(MUX)(MUX)真值表真值表逻辑表达式逻辑表达式地地址址变变量量输输入入数数据据由地址码决定从路输入中选择哪路输出。一一 4 4选选1 1数据选择器数据选择器87 n n地址变量，有地址变量，有2 2n n数据通道，数据通道，实现实现2 2n n选选1 1功能。功能。电路：电路：结论：结论：一一 4 4选选1 1数据选择器数据选择器88D0D1D2D3 工作原理:A0=0时:TG1、TG3导通,TG2、TG4截止；A0=1时，相反。A1=0时:TG5导通，TG6截止；A1=1时，相反。S S S S1 1 1 1=0=0=0=0时，时，时，时，G G G G1 1 1 1工作；工作；工作；工作；S S S S2 2 2 2=0=0=0=0时，时，时，时，G G G G2 2 2 2工作工作工作工作。例：例：例：例：S S S S1 1 1 1=0 0 0 0，A A A A1 1 1 1A A A A0 0 0 0=10=10=10=10时时时时二二 双双4 4选选1 1数据选择器数据选择器D D D D12 12 12 12 被选中，被选中，被选中，被选中，Y Y Y Y1 1 1 1=D=D=D=D12121212A A1 1A A0 0Y Y1 11 1X XX X0 00 00 00 0D D10100 00 01 1D D11110 01 10 0D D12120 01 11 1D D1313二二 双双4 4选选1 1数据选择器数据选择器90真值表91二二 双双4 4选选1 1数据选择器数据选择器扩展数据位数功能表功能表92三三 8 8选选1 1数据选择器数据选择器特点：特点：选择输入选择输入A A2 2A A1 1A A0 0，数据输入数据输入 D D7 7D D0 0 使能输入使能输入ENEN低有效低有效 互补输出互补输出反相输出的另一反相输出的另一种表示方法。种表示方法。1 0 1 0 0 0 0 D0 /D00 0 0 1 D1 /D10 0 1 0 D2 /D20 0 1 1 D3 /D30 1 0 0 D4 /D40 1 0 1 D5 /D50 1 1 0 D6 /D60 1 1 1 D7 /D7集成集成8选选1数据选择器逻辑符号数据选择器逻辑符号“四选一”只有2位地址输入，“八选一”要3位地址输入?2 2片片4 4选选1 18 8选选1 1（1）扩展应用）扩展应用四四 数据数据选择选择器的应用器的应用A2=0:片工作，D0D3可能被选中。A2=1:片工作，D4D7可能被选中。输入:地址3位:A2A0。数据：D0D7输出：Y 数据选择器的主要特点：（1）具有标准与或表达式的形式。即：（2）提供了地址变量的全部最小项。（3）一般情况下，Di可以当作一个变量处理。因为任何组合逻辑函数总可以用最小项之和的标准形式构成。所以，利用数据选择器的输入Di来选择地址变量组成的最小项mi，可以实现任何所需的组合逻辑函数。2.用数据选择器实现组合逻辑函数用数据选择器实现组合逻辑函数(单输出单输出)94四四 数据数据选择选择器的应用器的应用对应函数所含的对应函数所含的m mi i 项项,使数据选择器的使数据选择器的D Di i=1=1;对应函数所对应函数所不含不含的的m mj j 项项,使数据选择器的使数据选择器的D Dj j=0=0，则数据选择器的输出与函数相等（即：使函数则数据选择器的输出与函数相等（即：使函数卡诺图与数选器卡诺图完全一致）。卡诺图与数选器卡诺图完全一致）。n n变量函数变量函数 部分最小项之和形式。部分最小项之和形式。数据选择器数据选择器 2n-1F=m iDi i=0依据依据:思路思路:2 n-1F=mi i=02.用数据选择器实现组合逻辑函数用数据选择器实现组合逻辑函数(单输出单输出)四四 数据数据选择选择器的应用器的应用95l1 1 用用n n个地址输入端的数据选择器实现个地址输入端的数据选择器实现n n变量逻辑函数变量逻辑函数例例1用8选1数据选择器实现函数解：8选1的数据选择器输出可以用卡诺图的形式表示(有3个地址端）ABC0001111001D1D3D7D5D0D2D6D4ABC01110101110001111096四四 数据数据选择选择器的应用器的应用D0=0D1=1D2=1D3=1D4=1D5=1D6=1D7=0F1ABCA2A1A0MUXEN 0 1 2 3 4 5 6 7YST971 1 用用n n个地址输入端的数据选择器实现个地址输入端的数据选择器实现n n变量逻辑函数变量逻辑函数ABC0001111001D1D3D7D5D0D2D6D4ABC011101011100011110四四 数据数据选择选择器的应用器的应用2 用用n个地址输入端的数据选择器实现个地址输入端的数据选择器实现m变量逻辑函数（变量逻辑函数（nm)例2用8选1数据选择器实现函数0101AB1001D0=1D1=0D2=0D3=198四四 数据数据选择选择器的应用器的应用1ABA2A1A0MUXFEN 0 1 2 3 4 5 6 7YST3 用用n个地址输入端的数据选择器实现个地址输入端的数据选择器实现m变量逻辑函数（变量逻辑函数（nB,FAB,IAB,IA=Bn并联方式扩展111三、三、数值比较器的位数扩展数值比较器的位数扩展4个四位比较器并行比较结果接二级比较器输入端最终结果由二级比较器输出