第三章逻辑门电路解读课件

第三章第三章 逻辑门电路逻辑门电路第三章 逻辑门电路2 1、分立元件门电路分立元件门电路 2、TTL集成逻辑门电路集成逻辑门电路 4、MOS逻辑门逻辑门 3、其他类型的其他类型的TTL门电路门电路2 1、分立元件门电路 2、TTL集成逻辑门电路1、简单逻辑门电路、简单逻辑门电路实现与、或、非三种基本运算的门电路称为简单门电路。FAB&(a)FAB1(b)FA1(c)3.1 3.1 概述概述在数字电路中，能够实现基本逻辑运算及复合逻辑运算功能的电路称为逻辑门电路。1、简单逻辑门电路实现与、或、非三种基本运算的门一、一、一、一、与与与与 门门门门有两个或两个以上的输入端、一个输出端。右图的逻辑表达式为FA BFAB&二、二、二、二、或或或或 门门门门有两个或两个以上的输入端，一个输出端。右图的逻辑表达式为FA+BFAB1 三三、非非 门门 只 有 一 个 输 入 端,一个输出端。如右图的逻辑表达式为AF1一、与门有两个或两个以上的输入端、一个输出端。右图的逻辑第三章逻辑门电路解读课件2、复合逻辑门电路、复合逻辑门电路复合门在逻辑功能上是简单逻辑门的组合，实际性能上有所提高。常用的复合门有与非门，或非门、与或非门和异或门等。FAB1(b)FAB&(a)FA1&BC D(c)FA=1(d)B2、复合逻辑门电路复合门在逻辑功能上是简单逻辑门的组合，实际一、一、一、一、与非与非与非与非 门门门门使用与非门可以实现与、或、非3种基本运算,并可构成任何逻辑电路,故称为通用逻辑门。FAB&(a)F=A+B=A BF=AB=A BF=A一、与非门使用与非门可以实现与、或、非3二、二、二、二、或非或非或非或非 门门门门或非门也是一种通用门。FAB1(b)三、三、三、三、与或非与或非与或非与或非 门门门门与或非门也是一种通用门。FA1&BC D(c)二、或非门或非门也是一种通用门。FAB1(b)三、FA=1(d)BFA=1(e)B“同或”运算用符号表示，逻辑表达式为：“异或”运算是一种特殊的逻辑运算,用符号表示，逻辑表达式为：四、四、四、四、异或异或异或异或 门门门门FA=1(d)BFA=1(e)B“同或”运算用符号表示，逻第三章逻辑门电路解读课件k kV VCCCCV VI IV VO O输入信号输入信号输输出出信信号号 数字电路是二值逻辑电路，一般用高低电平来表示二值数字电路是二值逻辑电路，一般用高低电平来表示二值逻辑中的逻辑中的1和和0两种逻辑状态。两种逻辑状态。开关电路（逻辑电路）中的开关开关电路（逻辑电路）中的开关K由二极管或三极管电路由二极管或三极管电路构成。在输入电压构成。在输入电压Vi的作用下，使二极管或三极管电路处于导的作用下，使二极管或三极管电路处于导通或截止状态。通或截止状态。输出电压：输出电压：K闭合时，闭合时，0 K断开时，断开时，VCCkVCCVIVO输入信号输出信号 数字电路是二值逻辑电若以高电平表示若以高电平表示1，低电平表示，低电平表示0，则称，则称正逻辑正逻辑若以高电平表示若以高电平表示0，低电平表示，低电平表示1，则称，则称负逻辑负逻辑10正逻辑正逻辑01负逻辑负逻辑一般采用正逻辑一般采用正逻辑只要能判断高低只要能判断高低电平即可电平即可高电平下限高电平下限低电平上限低电平上限数字电路是二值逻辑电路。数字电路是二值逻辑电路。用高低电平表示用高低电平表示“1”、“0”。若以高电平表示1，低电平表示0，则称正逻辑若以高电平表示0，1、半导体的基础知识、半导体的基础知识3.2 3.2 半导体管的开关特性半导体管的开关特性n 按按导导电电性性能能的的不不同同，物物质质可可分分为为导导体体、绝绝缘缘体体和和半半导导体体。目目前前用用来来制制造造电电子子器器件件的的材材料料主主要要是是硅硅(Si)、锗锗(Ge)等等，它它们们的的导导电电能能力力介介于于导导体体和和绝绝缘缘体体之之间间，并并且会随温度、光照或掺入某些杂质而发生显著变化。且会随温度、光照或掺入某些杂质而发生显著变化。1、半导体的基础知识3.2 半导体管的开关特性 n 纯净的单晶半导体称为本征半导体。在本征半导体中，原子按一定间隔排列成有规律的空间点阵(称为晶格)。原子间相距很近，价电子不仅受自身原子核的约束，还要受相邻原子核的吸引，使每个价电子为相邻原子所共有，形成共价键。这样四个价电子与相邻的四个原子中的价电子分别组成四对共价键，依靠共价键使晶体中的原子紧密地结合在一起。共价键中的电子，由于受到其原子核的吸引，不能在晶体中自由移动，所以是束缚电子，不能参与导电。共价键结构示意图：纯净的单晶半导体称为本征半导体。在本征半导体n在本征半导体中，有选择地掺入少量其它元素，会使其导电性能发生显著变化。这些少量元素统称为杂质。掺入杂质的半导体称为杂质半导体。根据掺入的杂质不同，有N型半导体和P型半导体两种。n在本征硅(或锗)中掺入少量的五价元素，如磷、砷等，就得到N型半导体。这时，杂质原子替代了晶格中的某些硅原子，它的四个价电子和周围四个硅原子组成共价键，而多出一个价电子只能位于共价键之外。n在本征硅(或锗)中掺入少量的三价元素，如硼、铝等，就得到P型半导体。这时杂质原子替代了晶格中的某些硅原子，它的三个价电子和相邻的四个硅原子组成共价键时，只有三个共价键是完整的，第四个共价键因缺少一个价电子而出现一个空位。在本征半导体中，有选择地掺入少量其它元素，会使其导电性能发生n通过掺杂工艺，把本征硅(或锗)片的一边做成P型半导体，另一边做成N型半导体，这样在它们的交界面处会形成一个很薄的特殊物理层，称为PN结。PN结是构造半导体器件的基本单元。n P型半导体和N型半导体有机地结合在一起时，因P区一侧空穴多，N区一侧电子多，所以在它们的界面处存在空穴和电子的浓度差。于是P区中的空穴会向N区扩散，并在N区被电子复合。而N区中的电子也会向P区扩散，并在P区被空穴复合。结果在界面的两侧形成了由等量正、负离子组成的空间电荷区。通过掺杂工艺，把本征硅(或锗)片的一边做成P型半导体，另一边2、晶体二极管的开关特性、晶体二极管的开关特性n晶体二极管是由PN结加上电极引线和管壳构成的。符号中，接到P型区的引线称为正极(或阳极)，接到N型区的引线称为负极(或阴极)。晶体二极管结构示意图及电路符号2、晶体二极管的开关特性晶体二极管是由PN结加上电极引线和管n正正向向特特性性：在二极管正向偏置且电压较小时，外加电压不足以克服PN结的内电场，二极管的电流约等于零，二极管等同于一个大的电阻。正向电压只有超过某一数值时，才有明显的正向电流。这一电压称为导通电压或死区电压，硅管的约为0.5V，锗管的约为0.1V。当正向电压大地导通电压时，内电场的阻碍作用被大大削弱，二极管等同于个小的电阴，因而电流迅速加大，二极管开始导通。硅管的正向导通压降为0.7V,锗管约为0.2V。n反反向向特特性性：在二极管反向偏置时，N区的少数载流子（空穴）、P区的少数载流子（电子）在内电场和外加电压的共同作用下，通过空间电荷区形成反向中饱和电流。但其数值一般很小，硅管一般小于0.1A，锗管小于几十微安。正向特性：在二极管正向偏置且电压较小时，外加电压不足以克服VCCRDVOViRRRR二极管导通时相当于短路二极管截止时相当于开路Vi=VIH 二极管截止，Vo=VCCVi=0(VIL)二极管导通，Vo=0或0.7v 二极管具有单向导电性，在数字电路中表现为一个受二极管具有单向导电性，在数字电路中表现为一个受外电压控制的开关。外电压控制的开关。VCCRDVOViRRRR二极管导通时相当于短路Vi=V3、晶体三极管的开关特性、晶体三极管的开关特性 三极管的结构：三极管的结构：工工艺艺要要求求：发发射射区区掺掺杂杂浓浓度度较较大大；基基区区很很薄薄且且掺掺杂杂最最少；集电区比发射区体积大且掺杂少。少；集电区比发射区体积大且掺杂少。特点：特点：有三个区有三个区发射区、基区、集电区；发射区、基区、集电区；两个两个PN结结发射结（发射结（BE结）、集电结（结）、集电结（BC结）；结）；三个电极三个电极发射极发射极e(E)、基极、基极b(B)和集电极和集电极c(c)；两种类型两种类型 P N P型管和型管和NPN型管。型管。3、晶体三极管的开关特性 三极管的结构：工艺要求：箭箭头头：表表示示发发射射结结加加正正向向电电压压时时的的电电流流方方向向。文字符号：文字符号：V 晶体三极管的符号晶体三极管的符号:三极管的基本连接方式三极管的基本连接方式:箭头：表示发射结加正向电压时的电流方向。文字符号：V 晶体三共发射极输入特性曲线共发射极输入特性曲线集集射射极极之之间间的的电电压压 VCE 一一定定时时，发发射射结结电电压压 VBE 与与基基极极电电流流 IB 之间的关系曲线。之间的关系曲线。共发射极输入特性曲线共发射极输入特性曲线由图可见：由图可见：1当当V CE 2 V 时时，特特性性曲曲线线基基本本重重合。合。2当当 VBE 很很小小时时，IB 等等于于零零，三三极极管管处于截止状态。处于截止状态。3当当 VBE 大大于于门门槛槛电电压压(硅硅管管约约 0.5 V，锗锗管管约约 0.2 V)时时，IB 逐逐渐渐增增大大，三极管开始导通。三极管开始导通。4三三极极管管导导通通后后，VBE 基基本本不不变变。硅硅管管约约为为 0.7 V，锗锗管管 约约为为 0.3 V，称为三极管的导通电压。称为三极管的导通电压。5VBE 与与 IB 成非线性关系。成非线性关系。共发射极输入特性曲线集射极之间的电压 VCE 一定时，发晶体三极管的输出特性曲线晶体三极管的输出特性曲线基极电流一定时，集、射极之间电压与集电极电流的关系曲线。基极电流一定时，集、射极之间电压与集电极电流的关系曲线。可分为三个工作区可分为三个工作区:1截止区截止区条件：条件：发射结反偏或两端电压为零。发射结反偏或两端电压为零。特点：特点：IB=0，Ic很小。很小。2饱和区饱和区条件：条件：发射结和集电结均为正偏。发射结和集电结均为正偏。特点：特点：VCE=VCES。VCES 称为饱和管压降，小功率硅管约称为饱和管压降，小功率硅管约 0.3 V，锗管约为，锗管约为 0.1 V。3放大区放大区条件：条件：发射结正偏，集电结反偏。发射结正偏，集电结反偏。特点：特点：IC 受受 IB 控制控制，即，即 IC=IB。在在放放大大状状态态，当当 IB 一一定定时时，IC 不不随随 VCE 变变化化，即即放放大大状状态态的的三三极极管管具有恒流特性。具有恒流特性。晶体三极管的输出特性曲线基极电流一定时，集、射极之间电压与集三极管开关电路分析：三极管开关电路分析：当当vI=VIL(VIL=-1V)时，时，vBE0，则，则iB=0，iC0，三极管截止三极管截止。此时，。此时，RC上无压降，上无压降，vOVCC，为，为高电平高电平。一般认为，在一般认为，在vIVON时，有时，有iB产生，相应地有产生，相应地有iC产生，三极管进入产生，三极管进入放放大区大区；vIiBvO；三极管开关电路分析：当vI=VIL(VIL=-1V)时，vvI继续增加继续增加，RC上的压降也上的压降也随之增大，随之增大，vCE下降，当下降，当vCE0时，三极管处于深度时，三极管处于深度饱和状态饱和状态，vO0，为，为低电平低电平。当当iBIBS时，三极管为饱和状态；发射结饱和压降时，三极管为饱和状态；发射结饱和压降 VCES=0.1 0.3V.注：当注：当VCE=VBE时，三极管为临时，三极管为临界饱和导通；界饱和导通；集电极临界饱和导通电流集电极临界饱和导通电流 ICSVCC/RC基极临界饱和导通电流基极临界饱和导通电流 IBS=ICS/=VCC/(RC)VCCVIVOIBICVBEBECIERBRC总结：当总结：当vIVON时，三极管处于放大状态；时，三极管处于放大状态；当当vI增加到使增加到使iBIBS时，三极管处于饱和状态。时，三极管处于饱和状态。vI继续增加，RC上的压降也随之增大，vCE下降，当vCEn当当vI=VIL时，三极管截止，时，三极管截止，iC0，相，相当于当于开关断开开关断开，vOVCC；n当当vI=VIH时，三极管饱和，时，三极管饱和，VCE0，相当于相当于开关闭合开关闭合，vO0；VCCVIVOIBICVBEBECIERBRC三极管在数字电路中通常工作在截三极管在数字电路中通常工作在截止状态（相当于开关断开）和饱和止状态（相当于开关断开）和饱和状态（相当于开关闭合）。状态（相当于开关闭合）。BCEBCE 三极管饱和导通时，相当于C、E间短路；三极管截止时，相当于C、E间开路，B、E间，B、C间也开路。当vI=VIL时，三极管截止，iC0，相当于开关断开，vO1.二极管与门二极管与门ABY0V0V0.7V0V3V0.7V3V0V0.7V3V3V3.7VYD1D2ABVCC(5v)Rc 功能表功能表硅二极管硅二极管3.3 分离元件逻辑门电路分离元件逻辑门电路设：设：VIL=0V，VIH=3V1.二极管与门ABY0V0V0.7V0V3V0.7V 优点：简单优点：简单缺点：（）输出电平的偏移缺点：（）输出电平的偏移（）负载电阻的改变影响输出的高电平（）负载电阻的改变影响输出的高电平AB&YABY0V0V0.7V0V3V0.7V3V0V0.7V3V3V3.7V 功能表功能表ABY0000000 真值表真值表 优点：简单缺点：（）输出电平的偏移AB&YABY0V0V2.二极管或门二极管或门 功能表功能表D1YD2ABR硅二极管硅二极管Av000032.3302.3332.3Bv Yv设：设：VIL=0V，VIH=3V2.二极管或门 功能表D1YD2ABR硅二极管Av 优点：简单优点：简单缺点：输出电平的偏移缺点：输出电平的偏移Av000032.3302.3332.3BvYvABY 1功能表功能表ABY0000101真值表真值表 优点：简单缺点：输出电平的偏移Av000032.3.三极管非门电路三极管非门电路Rc(vo)R1AYVCC(5v)-vBB(vi)R21Y实际应用中，接实际应用中，接R2和和VBB，使三极管，使三极管T可靠截止。可靠截止。3.三极管非门电路Rc(vo)R1AYVCC(5v)Rc(vo)YVCC=5vR1AvEE=-8v(vi)R2例例:已知已知RC=1K,R1=3.3K,R2=10K,=2，VCE(sat)=0.1v,输入的高低电平分别为输入的高低电平分别为VIH=5v,VIL=0v,求输出电平。求输出电平。解：首先利用戴维南定理将发射解：首先利用戴维南定理将发射结的外接电路化简为如下的等效电结的外接电路化简为如下的等效电路路e+-bR1R2VEEVBe+-bRBRc(vo)YVCC=5vR1AvEE=-8v(vi)R2例VIe+-bR1R2VEEeVB+-bRB 当当VI=VIL=V时，时，三极管截止，三极管截止，V0=5V时。时。RC=1K,R1=3.3K,R2=10K,=2，VCE(sat)=0.1v,VIH=5v,VIL=0vRc(vo)YVCC=5vR1AvEE=-8v(vi)R2VIe+-bR1R2VEEeVB+-bRB 当VI=VIL=当当VI=VIH=5V时，时，满足，三极管饱和，满足，三极管饱和，V0=VCE(sat)=0。因此，电路参数的设计是合理的。因此，电路参数的设计是合理的。Rc(vo)YVCC=5vR1AvEE=-8v(vi)R2e+-bR1R2VEEeVB+-bRBRC=1K,R1=3.3K,R2=10K,=2，VCE(sat)=0.1v,VIH=5v,VIL=0v 当VI=VIH=5V时，满足，三极管饱和，V0R1DR2AF+12V+3V三极管非门另一种实现方法：三极管非门另一种实现方法：嵌位二极管嵌位二极管R1DR2AF+12V+3V三极管非门另一种实现方法：嵌位二R1DR2F+12V+3V三极管非门三极管非门D1D2AB+12V二极管与门二极管与门4、与非门、与非门R1DR2F+12V+3V三极管非门D1D2AB+12V二极R1DR2F+12V+3V三极管非门三极管非门D1D2ABR二极管或门二极管或门5、或非门、或非门R1DR2F+12V+3V三极管非门D1D2ABR二极管或门1 1、体积大、工作不可靠。、体积大、工作不可靠。2 2、需要不同电源。、需要不同电源。3 3、各种门的输入、输出电平不匹配。、各种门的输入、输出电平不匹配。集成电路在一块半导体芯片上制作出一个完整的集成电路在一块半导体芯片上制作出一个完整的逻辑电路所需要的全部元件和连线。与分立元件电路逻辑电路所需要的全部元件和连线。与分立元件电路相比，相比，集成电路集成电路具有体积小、可靠性高、速度快的特具有体积小、可靠性高、速度快的特点，而且输入、输出电平匹配，所以早已广泛采用。点，而且输入、输出电平匹配，所以早已广泛采用。根据电路内部的结构，可分为根据电路内部的结构，可分为DTLDTL、TTLTTL、HTLHTL、MOSMOS管管集成门电路等。集成门电路等。分立元件门电路的缺点分立元件门电路的缺点三极管三极管-三极管集成逻辑三极管集成逻辑（transistor-transistor logic）1、体积大、工作不可靠。2、需要不同电源。3、各种门的输入3.4 TTL3.4 TTL逻辑门电路逻辑门电路+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC“全高全高”VIH=3.6V全导通全导通电位被嵌电位被嵌在在2.1V全反偏全反偏 1V截止截止1 1、TTLTTL与非门的电路结构及工作原理与非门的电路结构及工作原理结论：输入端结论：输入端A、B、C中全为高电平时，输出端为低电平中全为高电平时，输出端为低电平bce1e2e34.3v饱和饱和饱和饱和0.3v3.4 TTL逻辑门电路+5VFR4R2R13kT2R5R+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC“0.3v”截截止止b1点电位点电位1V 5V导通导通结论：输入端结论：输入端A。B。C中至少有一个为低电平时，输出端为高电平中至少有一个为低电平时，输出端为高电平深度饱和深度饱和0.4v截截止止3.6v+5VFR4R2R13kT2R5R3T3T4T1T5b1c12 2、TTLTTL与非门的电压传输特性和抗干扰能力与非门的电压传输特性和抗干扰能力1 1）、电压传输特性）、电压传输特性:输入电压与输出电压的关系曲线。输入电压与输出电压的关系曲线。+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC输出高电平输出高电平输出低电平输出低电平阈值电压阈值电压:UTH=1.4VT2、T5截止，截止，T3、T4导通导通T2导通、导通、T5截止，截止，T3、T4导通导通T2、T5饱和导通饱和导通2、TTL与非门的电压传输特性和抗干扰能力1）、电压传输特性2 2）、抗干扰能力）、抗干扰能力 TTL门电路的输出高低电平不是一个值，而是一个范围。门电路的输出高低电平不是一个值，而是一个范围。同样，它的输入高低电平也有一个范围。逻辑门电路的输入、同样，它的输入高低电平也有一个范围。逻辑门电路的输入、输出端电压值必须介于最小值和最大值之间，才能看成有效输出端电压值必须介于最小值和最大值之间，才能看成有效的逻辑的逻辑1或逻辑或逻辑0。输入端：输入端：低电平输入低电平输入=0V0.8V；高高电平输入电平输入=1.8V5V。输出端：输出端：低电平输出低电平输出=0V0.4V；高高电平输出电平输出=2.4V5V。开门电平：输出为逻辑低电平时，所允许的输开门电平：输出为逻辑低电平时，所允许的输入高电平的最小值。典型值入高电平的最小值。典型值VON=1.8V 关门电平：输出为逻辑高电平时，所允许的输入关门电平：输出为逻辑高电平时，所允许的输入低电平的最大值。典型值低电平的最大值。典型值VOFF=0.8V典型值典型值UOL=0.3V UOH=3.6V 典型值典型值U UILIL=0.=0.3V3V U UIHIH=3.6V=3.6V2）、抗干扰能力 TTL门电路的输出高低电平不低电平噪声容限低电平噪声容限(输入低电平的抗干扰能力输入低电平的抗干扰能力)：VNLVOFF-VOL（max）高电平噪声容限高电平噪声容限(输入高电平的抗干扰能力输入高电平的抗干扰能力)：VNHVOH（min）-VONVNL越越大大，TTL与与非非门门在在输输入入低低电电平平时时抗抗正正干干扰扰能能力力越强。越强。VNH越越大大，TTL与与非非门门在在输输入入高高电电平平时时抗抗负负干干扰扰能能力力越强。越强。把与非把与非门逻辑关系不会关系不会发生生错误时允允许的最大干的最大干扰电压，称为，称为噪声容限噪声容限(noise margin)。低电平噪声容限(输入低电平的抗干扰能力)：3 3、TTLTTL与非门的输入、输出特性和带负载能力与非门的输入、输出特性和带负载能力1 1）TTLTTL与非门的输入特性与非门的输入特性（输入端的伏安特性）（输入端的伏安特性）a.VI=VIL=0.3V时负号表示输入电流流出门负号表示输入电流流出门.VIL=0.3VIIL=?R13kT10.3VIILVCCbe2be5 输入端等效电路VI=0V时3、TTL与非门的输入、输出特性和带负载能力1）TTL与非门b.VI=VIH=3.6V时T1处于倒置放大状态一般情况下，IIH40A正号表示输入电流流进门.VIH=3.6VIIH=?R13kT13.6VIIHVCCbe2be5VB1=2.1V输入端等效电路当VI增大到1.3V以后，T5开始导通，VB1被钳制在2.1V左右。b.VI=VIH=3.6V时T1处于倒置放大状态一般情况下，4.输入端悬空相当于接高电平输入端悬空时，VCC通过R1加在T1集电结、T2、T5发射结上，使T2、T5导通，输出低电平。故相当于输入端接高电平。3.输入端伏安特性曲线结论：当输入为低电平时，输入电流流出门，大小为1.4mA；当输入为高电平时，输入电流流进门，很小40A。iI/mA0.5 1.0 1.5 2.0-0.5-1.0-1.5-2.0-0.5-1.0vI /V40uAR14kT1VCCbe2be5VB1=2.1V4.输入端悬空相当于接高电平输入端悬空时，VCC通过R1加在2 2）TTLTTL与非门输入端负载特性与非门输入端负载特性 开始时，RI增大VI也随之升高，但VI升高到1.4时，T5管开始导通，VB1被钳制在2.1V，此后RI无论怎样加大，VI都保持在1.4V不再升高。对输入端负载电阻的限制：2）TTL与非门输入端负载特性 开始时，RI(1).输出为高电平时的输出特性输出高电平时，T4导通，T5截止,电流流出门：拉电流为了保证Vo为标准的高电平VOHmin，对拉电流的最大值IOHmax要有一定的限制。RL|iL|VR4 VOHRLVOHiLVCCR4T3R2T4R5iL/mA2030103.02.01.0VOH /V3.6403 3）TTLTTL与非门的输出特性与非门的输出特性(输出电压随负载电流的变化情况)拉电流负载：拉电流负载：增加会使与非门的输出高电平下降。增加会使与非门的输出高电平下降。(1).输出为高电平时的输出特性输出高电平时，T4导通，T5(2).输出为低电平时的输出特性RLiL T 5 饱和程度 VCE5 VOL 输出低电平时，T4截止，T5饱和VCCR3VOLT5iLRL电流流进门：灌电流为了保证输出为低电平，实际使用时灌电流要有一定的限制，即灌电流必须小于输出低电平时的最大最大灌电充值IOLmax。iL/mA2030 102.01.0VOL/V0.35040灌电流负载：灌电流负载：增加会使与非门的输出低电平上升。增加会使与非门的输出低电平上升。(2).输出为低电平时的输出特性RLiL T 5 饱3.5 3.5 其它类型的其它类型的TTLTTL门电路门电路1 1、集电极开路的与非门（、集电极开路的与非门（OCOC门）门）1）问题的提出）问题的提出标准TTL与非门进行与运算:&ABEF&CD&G1&ABEF&CDG 能否“线与”？wire-and 3.5 其它类型的TTL门电路1、集电极开路的与非门（OC门TTL与非门的输出电阻很低。这时，直接线与会使电流 i 剧烈增加。i功耗T4热击穿UOL 与非门2：不允许直接“线与”与非门1 截止与非门2 导通UOHUOL与非门1：i问题：TTL与非门能否直接线与？&ABEF&CDG+5VR4R2T4T5+5VR4R2T4T5克服上述局限性的办法：把输出级改成集电极开路的三极管结构。称为集电极开路的门电路，简称OC门.TTL与非门的输出电阻很低。这时，直接线与会使电流 i 剧烈+5VFR2R13kT2R3T1T5b1c1ABC集电极悬空集电极悬空T3无无T3,T4+5VFR2R13kT2R3T1T5b1c1ABC集电极悬空&符号符号！菱形&符号！菱形&+5VFR2R13kT2R3T1T5b1c1ABC应用时输出端要接一上拉负载电阻应用时输出端要接一上拉负载电阻R RL LRLUCC单个门使用只要A、B、C有一个为低电平，则T2、T5截止，Y为高电平。且VOH VCC只有A、B均为高电平时，则T2、T5导通，Y为低电平。+5VFR2R13kT2R3T1T5b1c1ABC应用时输出2）OC门可以实现门可以实现“线与线与”功能功能&UCCF1F2F3FF=F1F2F3RL输出级输出级UCCRLT5T5T5N个个oc门的输出门的输出端直接并联后可端直接并联后可共用一个集电极共用一个集电极负载电阻负载电阻 和和电源电源 2）OC门可以实现“线与”功能&UCCF1F2F3FF=F=F1F2F3?UCCRLF1F2F3F任一导通任一导通F=0F=F1F2F3?UCCRLF1F2F3F任一导通F=0UCCRLF1F2F3F全部截止全部截止F=1F=F1F2F3?所以：所以：F=F1F2F3!UCCRLF1F2F3F全部截止F=1F=F1F2F3?所以3）负载电阻）负载电阻RL的的选择选择OC门输出高电平时，确定门输出高电平时，确定RLmaxIOHIOHIOHmIOHpIIHIIHIIHIIHICFn&F1&F2m个VCCRLT1T1T1n个VOHp个3）负载电阻RL的选择OC门输出高电平时，确定RLmaxIOOC门输出低电平时，确定门输出低电平时，确定RLminIOLIOLIOLmIOLnIILIILIILIILICFn&F1&F2m个VCCRLT1T1T1n个VOLOC门输出低电平时，确定RLminIOLIOLIOLmIOL4）OC门的应用门的应用（1）实现与或非逻辑）实现与或非逻辑（2）实现电平转换）实现电平转换（3）用作驱动器）用作驱动器输出高电平可以变为输出高电平可以变为10vFABVCC(+10V)允许的负载电流较大，可用于允许的负载电流较大，可用于驱动指示灯、继电器等。驱动指示灯、继电器等。FABVCCR4）OC门的应用（1）实现与或非逻辑（2）实现电平转换（32 2、三态门三态门+5VFR4R2R1T2R5R3T3T4T1T5ABDEE-控制端控制端2、三态门+5VFR4R2R1T2R5R3T3T4T1T5+5VFR4R2R1T2R5R3T3T4T1T5ABDE01截止截止+5VFR4R2R1T2R5R3T3T4T1T5ABDE01+5VFR4R2R1T2R5R3T3T4T1T5ABDE10导通导通截止截止截止截止高阻态高阻态输出端有三种状态：输出端有三种状态：高电平，高电平，低电平，高阻态，低电平，高阻态，故称故称三态三态门。门。+5VFR4R2R1T2R5R3T3T4T1T5ABDE10功能表功能表低电平起低电平起作用作用&ABF符号符号EN&ABF符号符号功能表低电平起&ABF符号EN&ABF符号符号符号功能表功能表高电平起高电平起作用作用&ABF符号符号EN&ABF符号符号符号功能表高电平起&ABF符号EN&ABF符号三态门的应用三态门的应用总线结构：总线结构：将输出端并联，将各输出信号将输出端并联，将各输出信号 分时送到公共总线上。分时送到公共总线上。EN1=1时，时，G1数据到总线；数据到总线；EN2=1时，时，G2数据到总数据到总线；线；ENi=1时，时，Gi数据数据到总线；到总线；G1G2Gn.总总 线线A1B1EN1A2B2EN2AiBiENiEN1、EN2、ENi轮流接入高电平，将轮流接入高电平，将不同数据分时送至总线。不同数据分时送至总线。三态门的应用总线结构：将输出端并联，将各输出信号 EG1G2NEN双向传输：双向传输：EN=0时，时，G1工作，工作，数据数据MN；EN=1时，时，G2工作，工作，数据数据NM。MG1G2NEN双向传输：EN=0时，G1工作，数据MN；M3.6 MOS3.6 MOS逻辑门逻辑门1、NMOS门电路门电路0UDSIDuiuoUCCR饱和区饱和区非饱和区非饱和区（一）（一）NMOS反向器反向器3.6 MOS逻辑门1、NMOS门电路0UDSIDui1.饱和型饱和型NMOS反向器反向器保证：保证：a.为高电平时，为高电平时，为低电平；为低电平；b.为低电平（为低电平（）时，）时，管截止，输出为高电平（）管截止，输出为高电平（）缺点：缺点：a.输出高电平低输出高电平低b.工作时速度低工作时速度低1.饱和型NMOS反向器保证：a.为高电平时，.非饱和型非饱和型NMOS反向器反向器负载管工作在非饱和区，电路的工作速度提高负载管工作在非饱和区，电路的工作速度提高（二）（二）NMOS与非门与非门两工作管串联两工作管串联（三）（三）NMOS或非门或非门两工作管并联两工作管并联.非饱和型NMOS反向器负载管工作在非饱和区，电路的工作（四）（四）NMOS与或非门与或非门（五）（五）NMOS异或门异或门合成同或门，合成同或门，构成非门。构成非门。如：如：A低，低，B高时，高时，门导通门导通（四）NMOS与或非门（五）NMOS异或门合成同或门，构成非（六）（六）NMOS三态门三态门E=1:高阻高阻 E=0：F=A（六）NMOS三态门E=1:高阻 （一）（一）CMOS反相器反相器UCCST2DT1AFNMOS管管PMOS管管CMOS电路电路2、CMOS门电路门电路（一）CMOS反相器UCCST2DT1AFNMOS管PMUCCST2DT1uiuoui=0截止截止ugs2=UCC导通导通u=“”工作原理：工作原理：UCCST2DT1uiuoui=0截止ugs2=UCC导通UCCST2DT1uiuoui=导通导通截止截止u=“”工作原理：工作原理：UCCST2DT1uiuoui=导通截止u=“”工作原CMOS电路电路的优点的优点、工作管和负载管一截止，一导通，因此电、工作管和负载管一截止，一导通，因此电源向反向器提供的漏电流仅为纳米级源向反向器提供的漏电流仅为纳米级、导通电阻较小，、导通电阻较小，CMOS反向器输出反向器输出电压的上升时间和下降时间都比较小，电压的上升时间和下降时间都比较小，电路的工作速度大为提高。电路的工作速度大为提高。CMOS电路的优点、工作管和负载管一截止，一导通，因此电源（二）（二）CMOS与非门与非门（三）（三）CMOS或非门或非门（四）（四）CMOS三态门三态门E为高电平时：为高电平时：高阻高阻E为低电平时：为低电平时：AFE（二）CMOS与非门（三）CMOS或非门（四）CMOS三态门（五）（五）CMOS传输门传输门TGCC=0时，传输门截止时，传输门截止C=1时，传输门导通时，传输门导通利用利用CMOS传输门和非门可构成模拟开关传输门和非门可构成模拟开关（五）CMOS传输门TGCC=0时，传输门截止利用CMOS传3.7 3.7 常用常用TTLTTL门电路芯片门电路芯片VCCGNDTL7400四个两输入与非门集成电路T3.7 常用TTL门电路芯片VCCGNDTL7400四个两TTL7420两个四输入与非门集成电路GNDVCCNCTTL7420两个四输入与非门集成电路GNDVCCNC7404六反相器非门GNDVCC7404六反相器非门GNDVCC3.8 3.8 逻辑函数的实现逻辑函数的实现 函数的表现形式和实际的逻辑电路之间有着对应的关系，而实际逻辑电路大量使用“与非”门、“或非”门、“与或非”门等。1）、用）、用“与非与非”门实现逻辑函数门实现逻辑函数第一步 求出函数的最简“与或”表达式。第二步 将其变换成“与非与非”表达式。第三步 画出函数表达式对应的逻辑电路图。3.8 逻辑函数的实现 函数的表现形式和实际的例：用“与非”门实现逻辑函数 F(A,B,C,D)=ABC+ABC+BCD+BC解：第一步第一步:00 01 11 1000011110ABCD1111111F=AB+BC+BD第二步：第二步：F=ABBCBD例：用“与非”门实现逻辑函数解：第一步:00 01 第三步：第三步：该电路是一个两级“与非”电路。如不限制级数，该电路可进一步简化。F=AB+BC+BD=B(A+C+D)=BACD=BACDAFBC&BCD&F1&A&DCBF=ABBCBD第三步：该电路是一个两级 如不限制2）、用）、用“或非或非”门实现逻辑函数门实现逻辑函数第一步 求出函数的最简“或与”表达式。第二步 将其变换成“或非或非”表达式。第三步 画出函数表达式对应的逻辑电路图。例：用“或非”门实现逻辑电路。F(A,B,C,D)=CD+ACD+ABD+ACD解：第一步第一步:F=AC+ADF=F=(A+C)(A+D)00 01 11 1000011110ABCD00000000111111112）、用“或非”门实现逻辑函数第一步 求出函数的最简“第二步：第二步：F=(A+C)(A+D)=(A+C)+(A+D)第三步：第三步：F1AC1AD1第二步：F=(A+C)(A+D)=(A+C)+(A+D3）、用）、用“与或非与或非”门实现逻辑函数门实现逻辑函数第一步 求出反函数的最简“与或”表达式。第二步 将其变换成函数的“与或非”表达式。第三步 画出函数表达式对应的逻辑电路图。例：用“与或非”门实现逻辑电路。F(A,B,C,D)=m(1,3,4,5,6,7,12,14)解：第一步第一步:00 01 11 1000011110ABCD0000000011111111第二步：第二步：F(A,B,C,D)=AD+BDF(A,B,C,D)=AD+BDFA1&BDD第三步：第三步：3）、用“与或非”门实现逻辑函数第一步 求出反函数的最4）、用）、用“异或异或”门实现逻辑函数门实现逻辑函数第一步 求出函数的最简形式。第二步 将其变换成“异或”表达式。第三步 画出函数表达式对应的逻辑电路图。例：用异或门实现逻辑电路。F(A,B,C,D)=m(1,2,4,7,8,11,13,14)解：第一步第一步:00 01 11 1000011110ABCD0000000011111111 由卡诺图可知该逻辑函数已不能化简。4）、用“异或”门实现逻辑函数第一步 求出函数的最简形第二步：第二步：F=ABCD+ABCD+ABCD+ABCD+ABCD+ABCD+ABCD+ABCD=AB(CD+CD)+AB(CD+CD)+AB(CD+CD)+AB(CD+CD)=(CD+CD)(AB+AB)+(CD+CD)(AB+AB)=(A B)(C D)+(A B)(C D)=(A B)(C D)+(A B)(C D)=(A B)(C D)=A B C D第三步：第三步：FA=1B=1=1CDF(A,B,C,D)=m(1,2,4,7,8,11,13,14)第二步：F=ABCD+ABCD+ABCD+ABCD+=AB(作业：n课后题 3.1，3.2，3.4，3.8，3.10，3.11，3.14，3.17作业：课后题 3.1，3.2，3.4，3.8，3.10，3.