DSP原理与应课件

第第2章章TMS320C54x的硬件结构的硬件结构内容提要内容提要内容提要内容提要 TMS320C54xTMS320C54x芯片是一种特殊结构的微处理器，芯片是一种特殊结构的微处理器，芯片是一种特殊结构的微处理器，芯片是一种特殊结构的微处理器，为了快速地实现数字信号处理运算，采用了流水线指为了快速地实现数字信号处理运算，采用了流水线指为了快速地实现数字信号处理运算，采用了流水线指为了快速地实现数字信号处理运算，采用了流水线指令执行结构和相应的并行处理结构，可在一个周期内令执行结构和相应的并行处理结构，可在一个周期内令执行结构和相应的并行处理结构，可在一个周期内令执行结构和相应的并行处理结构，可在一个周期内对数据进行高速的算术运算和逻辑运算。对数据进行高速的算术运算和逻辑运算。对数据进行高速的算术运算和逻辑运算。对数据进行高速的算术运算和逻辑运算。本章主要介绍本章主要介绍本章主要介绍本章主要介绍TMS320C54xTMS320C54x芯片的硬件结构，重芯片的硬件结构，重芯片的硬件结构，重芯片的硬件结构，重点对芯片的点对芯片的点对芯片的点对芯片的CPUCPU结构、内部存储器等进行了讨论。结构、内部存储器等进行了讨论。结构、内部存储器等进行了讨论。结构、内部存储器等进行了讨论。DSP原理与应第第2章章TMS320C54x的硬件结构的硬件结构知识要点知识要点知识要点知识要点 内外部总线结构内外部总线结构内外部总线结构内外部总线结构 CPUCPU结构结构结构结构 内部存储器结构内部存储器结构内部存储器结构内部存储器结构 DSP原理与应第第2章章TMS320C54x的硬件结构的硬件结构2.1C54x的基本结构的基本结构2.2C54x的内部总线结构的内部总线结构2.3C54x的中央处理器的中央处理器2.4C54x的存储空间结构的存储空间结构DSP原理与应第第第第第第2 2 2 2 2 2章章章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构 2.1 2.1 C54xC54x的基本结构的基本结构 TMS320320C5454x（简称（简称C5454x）是）是TI公司为实现公司为实现低功耗、高速实时信号处理而专门设计的低功耗、高速实时信号处理而专门设计的1616位定点位定点数字信号处理器，采用改进的哈佛结构，具有高度数字信号处理器，采用改进的哈佛结构，具有高度的操作灵活性和运行速度，适应于远程通信等实时的操作灵活性和运行速度，适应于远程通信等实时嵌入式应用的需要，现已广泛地应用于无线电通信嵌入式应用的需要，现已广泛地应用于无线电通信系统中。系统中。DSP原理与应第第第第第第2 2 2 2 2 2章章章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构 2.1 2.1 C54xC54x的基本结构的基本结构 1.1.C54xC54x的主要优点的主要优点 围绕围绕1 1组程序总线、组程序总线、3 3组数据总线和组数据总线和4 4组地址总组地址总线而建立的改进哈佛结构，提高了系统的多功能性和线而建立的改进哈佛结构，提高了系统的多功能性和操作的灵活性。操作的灵活性。具有高度并行性和专用硬件逻辑的具有高度并行性和专用硬件逻辑的CPUCPU设计，设计，提高了芯片的性能。提高了芯片的性能。具有完善的寻址方式和高度专业化指令系统具有完善的寻址方式和高度专业化指令系统,更适应于快速算法的实现和高级语言编程的优化。更适应于快速算法的实现和高级语言编程的优化。DSP原理与应第第第第第第2 2 2 2 2 2章章章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构 2.1 2.1 C54xC54x的基本结构的基本结构 1.1.C54xC54x的主要优点的主要优点 围绕围绕围绕围绕1 1 1 1组程序总线、组程序总线、组程序总线、组程序总线、3 3 3 3组数据总线和组数据总线和组数据总线和组数据总线和4 4 4 4组地址总组地址总组地址总组地址总线而建立的改进哈佛结构，提高了系统的多功能性和线而建立的改进哈佛结构，提高了系统的多功能性和线而建立的改进哈佛结构，提高了系统的多功能性和线而建立的改进哈佛结构，提高了系统的多功能性和操作的灵活性。操作的灵活性。操作的灵活性。操作的灵活性。具有高度并行性和专用硬件逻辑的具有高度并行性和专用硬件逻辑的具有高度并行性和专用硬件逻辑的具有高度并行性和专用硬件逻辑的CPUCPUCPUCPU设计，设计，设计，设计，提高了芯片的性能。提高了芯片的性能。提高了芯片的性能。提高了芯片的性能。具有完善的寻址方式和高度专业化指令系统具有完善的寻址方式和高度专业化指令系统具有完善的寻址方式和高度专业化指令系统具有完善的寻址方式和高度专业化指令系统,更适应于快速算法的实现和高级语言编程的优化。更适应于快速算法的实现和高级语言编程的优化。更适应于快速算法的实现和高级语言编程的优化。更适应于快速算法的实现和高级语言编程的优化。模块化结构设计，使派生器件得到了更快的模块化结构设计，使派生器件得到了更快的发展。发展。采用先进的采用先进的ICIC集成电路集成电路制造工艺，降低了芯制造工艺，降低了芯片的功耗片的功耗,提高了芯片的性能。提高了芯片的性能。采用先进的静态设计技术，进一步降低了功采用先进的静态设计技术，进一步降低了功耗，使芯片具有更强的应用能力。耗，使芯片具有更强的应用能力。DSP原理与应第第第第第第2 2 2 2 2 2章章章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构 2.2.C54xC54x的内部结构的内部结构 TMS320C54x的组成的组成 中央处理器中央处理器中央处理器中央处理器CPUCPU I/OI/O功能扩展接口功能扩展接口功能扩展接口功能扩展接口 内部总线控制内部总线控制内部总线控制内部总线控制 特殊功能寄存器特殊功能寄存器特殊功能寄存器特殊功能寄存器 数据存储器数据存储器数据存储器数据存储器RAMRAM 程序存储器程序存储器程序存储器程序存储器ROMROM 串行口串行口串行口串行口主机通信接口主机通信接口主机通信接口主机通信接口HPIHPI 定时系统定时系统定时系统定时系统 中断系统中断系统中断系统中断系统DSP原理与应第第第第第第2 2 2 2 2 2章章章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构 2.2.C54xC54x的内部结构的内部结构 TMS320C54x的硬件结构图的硬件结构图PAGEN DAGENPAGEN DAGEN 特殊功能特殊功能 寄存器寄存器系统控制系统控制程序地址生成器程序地址生成器数据地址生成器数据地址生成器 CPUCPU乘法乘法累加器累加器算术算术/逻辑逻辑运算单元运算单元桶桶形形移位器移位器比较器比较器外部外部存储器存储器接口接口外部外部设备设备接口接口程序存储器程序存储器数据存储器数据存储器串行口串行口并行口并行口定时器定时器计数器计数器中断中断系统系统控制控制接口接口PABPABPBPBCABCABCBCBDABDABDBDBEABEABEBEBDSP原理与应第第第第第第2 2 2 2 2 2章章章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构 3.3.各部分的功能各部分的功能 中央处理器中央处理器CPU采用了流水线指令执行结构和相应的并行处理采用了流水线指令执行结构和相应的并行处理结构，可在一个周期内对数据进行高速的算术运算结构，可在一个周期内对数据进行高速的算术运算和逻辑运算。和逻辑运算。内部总线结构内部总线结构 由一组程序总线、三组数据总线和四组地址总由一组程序总线、三组数据总线和四组地址总线组成，可在一个指令周期内产生两个数据存储地线组成，可在一个指令周期内产生两个数据存储地址，实现流水线并行数据处理。址，实现流水线并行数据处理。DSP原理与应第第第第第第2 2 2 2 2 2章章章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构 3.3.各部分的功能各部分的功能 特殊功能寄存器特殊功能寄存器共有共有26个特殊功能寄存器，位于具有特殊功能个特殊功能寄存器，位于具有特殊功能的的RAM区。主要用来对片内各功能模块进行管理、区。主要用来对片内各功能模块进行管理、控制、监视。控制、监视。数据存储器数据存储器RAM片内数据存储器片内数据存储器 双双寻寻址址数据寄存器数据寄存器DARAM(单指令周期内二次操作单指令周期内二次操作)单单寻寻址址数据寄存器数据寄存器SARAM(单指令周期内一次操作单指令周期内一次操作)DSP原理与应第第第第第第2 2 2 2 2 2章章章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构 3.3.各部分的功能各部分的功能 程序存储器程序存储器ROM可由可由ROM和和RAM配置而成，即程序空间可以配置而成，即程序空间可以定义在定义在ROM上，也可以定义在上，也可以定义在RAM中。中。当需要高速运行的程序时，可将片外当需要高速运行的程序时，可将片外ROM中的中的程序调入到片内程序调入到片内RAM中，以提高程序的运行速度，中，以提高程序的运行速度，降低对外部降低对外部ROM的速度要求，增强系统的整体抗干的速度要求，增强系统的整体抗干扰性能。扰性能。DSP原理与应第第第第第第2 2 2 2 2 2章章章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构 3.3.各部分的功能各部分的功能 I/O口口BIO：主要用来监测外部设备的工作状态；：主要用来监测外部设备的工作状态；XF：用来给外部设备发送信号。：用来给外部设备发送信号。C54xC54x芯片还配有主机接口（芯片还配有主机接口（芯片还配有主机接口（芯片还配有主机接口（HPIHPI）、同步串行）、同步串行）、同步串行）、同步串行口和口和口和口和64K64K字字字字I/OI/O空间。空间。空间。空间。HPI和串行口可以通过设置，用作通用和串行口可以通过设置，用作通用I/O。64K字的字的I/O空间可通过外加缓冲器或锁存电路，空间可通过外加缓冲器或锁存电路，配合外部配合外部I/O读写控制时序构成片外外设的控制电路。读写控制时序构成片外外设的控制电路。C54x共有两个通用共有两个通用I/O引脚（引脚（BIO和和XF）。）。DSP原理与应第第第第第第2 2 2 2 2 2章章章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构 3.3.各部分的功能各部分的功能 串行口串行口不同型号的不同型号的C54x芯片，所配置的串行口功能不芯片，所配置的串行口功能不同。可分为同。可分为4种：种：单通道同步串行口单通道同步串行口单通道同步串行口单通道同步串行口SPSP 带缓冲器单通道同步串行口带缓冲器单通道同步串行口带缓冲器单通道同步串行口带缓冲器单通道同步串行口BSPBSP 并行带缓冲器多通道同步串行口并行带缓冲器多通道同步串行口并行带缓冲器多通道同步串行口并行带缓冲器多通道同步串行口McBSPMcBSP 时分多通道带缓冲器串行口时分多通道带缓冲器串行口时分多通道带缓冲器串行口时分多通道带缓冲器串行口TMDTMDDSP原理与应第第第第第第2 2 2 2 2 2章章章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构 3.3.各部分的功能各部分的功能 主机接口主机接口HPIHPI是一个与主机通信的并行接口，主要用于是一个与主机通信的并行接口，主要用于DSP与其它总线或与其它总线或CPU进行通信。信息可通过进行通信。信息可通过C54x的片内存储器与主机进行数据交换。的片内存储器与主机进行数据交换。不同型号的器件配置不同不同型号的器件配置不同HPI口，可分为：口，可分为：8位标准位标准HPI接口接口8位增强型位增强型HPI接口接口16位增强型位增强型HPI接口接口 DSP原理与应第第第第第第2 2 2 2 2 2章章章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构 3.3.各部分的功能各部分的功能 定时器定时器定时器是一个软件可编程的计数器，用来产生定定时器是一个软件可编程的计数器，用来产生定时中断。时中断。可通过设置特定的状态来控制定时器的停止、恢可通过设置特定的状态来控制定时器的停止、恢复、复位和禁止。复、复位和禁止。DSP原理与应第第第第第第2 2 2 2 2 2章章章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构中断系统中断系统 C54xC54x的中断系统具有硬件中断和软件中断。的中断系统具有硬件中断和软件中断。的中断系统具有硬件中断和软件中断。的中断系统具有硬件中断和软件中断。硬件中断：硬件中断：软软件中断件中断：由外围设备信号引起的中断。由外围设备信号引起的中断。分为：分为：片外外片外外设设引起的硬件中断引起的硬件中断；片内外片内外设设引起的硬件中断引起的硬件中断。由程序指令所引起的中断。由程序指令所引起的中断。可屏蔽中断：可屏蔽中断：可屏蔽中断：可屏蔽中断：非屏蔽中断：非屏蔽中断：非屏蔽中断：非屏蔽中断：SINT15SINT0。包括所有的软件中断和两个外部包括所有的软件中断和两个外部 中断管理优先级中断管理优先级：11111616个固定级。个固定级。硬件中断硬件中断RS、NMI。DSP原理与应第第第第第第2 2 2 2 2 2章章章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构 2.2 2.2 C54xC54x的内部总线结构的内部总线结构TMS320C54x的结构是以的结构是以8 8组组1616位总线为核心，位总线为核心，形成了支持高速指令执行的硬件基础。形成了支持高速指令执行的硬件基础。总线结构总线结构 1 1组程序总线组程序总线PB3 3组数据总线组数据总线CB、DB、EB4 4组地址总线组地址总线PAB、CAB、DAB、EAB DSP原理与应DSP原理与应第第第第第第2 2 2 2 2 2章章章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构1程序总线程序总线PB 主主要要用用来来传传送送取取自自程程序序存存储储器器的的指指令令代代码码和和立立即即操作数。操作数。PB总总线线既既可可以以将将程程序序空空间间的的操操作作数数据据(如如系系数数表表)送送至至数数据据空空间间的的目目标标地地址址中中，以以实实现现数数据据移移动动，也也可可以以将将程程序序空空间间的的操操作作数数据据传传送送乘乘法法器器和和加加法法器器中中，以以便执行乘法便执行乘法-累加操作。累加操作。DSP原理与应第第第第第第2 2 2 2 2 2章章章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构2 2数据总线数据总线CB、DB和和EB 3条数据总线分别与不同功能的内部单元相连接。条数据总线分别与不同功能的内部单元相连接。如如：CPU、程程序序地地址址产产生生逻逻辑辑PAGEN、数数据据地地址址产产生生逻逻辑辑DAGEN、片内外设和数据存储器等。、片内外设和数据存储器等。CB和和DB用来传送从数据存储器读出的数据；用来传送从数据存储器读出的数据；EB用来传送写入存储器的数据。用来传送写入存储器的数据。数据地址产生器数据地址产生器DAGEN程序地址产生器程序地址产生器PAGEN3 3地址总线地址总线PAB、CAB、DAB和和EAB 用来提供用来提供执执行指令所需的地址。行指令所需的地址。DSP原理与应第第第第第第2 2 2 2 2 2章章章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构4 4各总线连接设备各总线连接设备 PB:当当用用于于程程序序指指向向的的操操作作数数传传输输时时输输出出至至乘乘法法-累累加加器器当当进进行行程程序序命命令令读读取取时时传传输输至控制系统接口至控制系统接口PAB:与程序地址产生器相连，接收程序地址信息与程序地址产生器相连，接收程序地址信息CB:专专用用于于片片内内数数据据存存储储器器的的数数据据传传输输，把把数数据据输输出出至至乘乘法法-累累加加器器、算算术术逻逻辑辑运运算算单元以及桶型移位单元单元以及桶型移位单元CAB:与数据地址产生器相连，接收数据地址信息与数据地址产生器相连，接收数据地址信息DB:除除与与CB传传输输相相同同内内容容外外，同同时时还还负负责责向向存存储储器器写写入入地地址址信信息息，而而外外接接存存储储器器的的数据信息也通过它进行读取。数据信息也通过它进行读取。DAB:当当参参与与片片内内数数据据传传输输时时，功功能能与与CAB一一致致；当当参参与与外外设设数数据据传传输输时时则则向向地地址址产生器输入读入信息的地址信息。产生器输入读入信息的地址信息。EB:负责向存储器和地址产生器写入信息包括程序指令和数据内容及地址负责向存储器和地址产生器写入信息包括程序指令和数据内容及地址EAB:当当写写入入片片内内，则则接接受受数数据据地地址址产产生生器器的的信信息息，当当向向外外部部写写入入，则则向向地地址址产产生生器器输送写入的地址信息输送写入的地址信息DSP原理与应第第第第第第2 2 2 2 2 2章章章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构C54xC54x读读/写操作占用总线情写操作占用总线情况况读读/写方式写方式地址总线地址总线程序总线程序总线数据总线数据总线PABCABDABEABPBCBDBEB程序读程序读 程序写程序写 单数据读单数据读 双数据读双数据读 32位长数据读位长数据读(hw)(lw)(hw)(lw)单数据写单数据写 数据读数据读/数据写数据写 双双/单数据读单数据读 外设读外设读 外设写外设写 C54xC54x读读/写操作占用总线情况写操作占用总线情况DSP原理与应第第第第第第2 2 2 2 2 2章章章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构 2.3 2.3 C54x的中央处理器的中央处理器CPUCPU是是DSP器件的核心部件，它的性能直接关系器件的核心部件，它的性能直接关系到到DSP器件的性能。器件的性能。C54x的的CPU采用了流水线指令执行结构和相应采用了流水线指令执行结构和相应的并行结构设计，使其能在一个指令周期内，高速地的并行结构设计，使其能在一个指令周期内，高速地完成多项算术运算。完成多项算术运算。DSP原理与应DSP原理与应第第第第第第2 2 2 2 2 2章章章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构CPU包括下列基本部件：包括下列基本部件：40 40位算位算术逻辑术逻辑运算运算单单元元ALU；2 2个个4040位的累加器位的累加器A和和B；支持支持-16-163131位移位范位移位范围围的桶形移位寄存器；的桶形移位寄存器；能能完成乘法完成乘法-加法运算的乘法累加器加法运算的乘法累加器MAC；16 16位位暂暂存寄存器存寄存器T；1616位位转转移寄存器移寄存器TRN；比比较较、选择选择、存、存储单储单元元CSSU；指数指数译码译码器；器；CPU状状态态和控制寄存器。和控制寄存器。DSP原理与应第第第第第第2 2 2 2 2 2章章章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构2.3.12.3.12.3.12.3.1 算术逻辑运算单元算术逻辑运算单元算术逻辑运算单元算术逻辑运算单元ALUALUALUALU C54x使使用用40位位的的算算术术逻逻辑辑运运算算单单元元和和2个个40位位累累加器，可完成宽范围的算术逻辑运算。加器，可完成宽范围的算术逻辑运算。C54x的的大大多多数数算算术术逻逻辑辑运运算算指指令令都都是是单单周周期期指指令令，其其运运算算结结果果通通常常自自动动送送入入目目的的累累加加器器A或或B。但但在在执执行行存存储储器器到到存存储储器器的的算算术术逻逻辑辑运运算算指指令令时时（如如ADDM、ANDM、ORM和和XORM），其其运运算算结结果果则则存入指令指定的目的存储器。存入指令指定的目的存储器。DSP原理与应第第第第第第2 2 2 2 2 2章章章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构ALU的功能框图的功能框图 MUXMUXA AB BALUALU符号符号符号符号ctrctr符号符号符号符号ctrctrMUXMUXMUXMUXCB15CB0CB15CB0DB15DB0DB15DB0MACMAC输出输出输出输出SXMSXMSXMSXMOVMOVMC16C16C CZA/ZBZA/ZBTCTCX XY YA AMMUUB BB BA AC CT TDDS SOVA/OVBOVA/OVB桶形移位桶形移位桶形移位桶形移位器输出器输出器输出器输出DSP原理与应第第第第第第2 2 2 2 2 2章章章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构1ALU的的输输入和入和输输出出 根据根据输输入源的不同，入源的不同，ALU采用不同的采用不同的输输入方式。入方式。(1)ALU的的X输输入源入源 来自桶形移位寄存器来自桶形移位寄存器输输出的操作数出的操作数；来自数据来自数据总线总线DB中的操作数中的操作数。(2)ALU的的Y输输入源入源 来自累加器来自累加器A中的数据；中的数据；来自累加器来自累加器B中的数据；中的数据；来自数据来自数据总线总线CB中的操作数中的操作数；来自来自T寄存器中的操作数。寄存器中的操作数。DSP原理与应第第第第第第2 2 2 2 2 2章章章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构(3)ALU输输入数据的入数据的预处预处理理 当当16位位数数据据存存储储器器操操作作数数通通过过数数据据总总线线DB或或CB输入时，输入时，ALU将采用两种方式对操作数进行预处理。将采用两种方式对操作数进行预处理。若数据存若数据存储储器器的的1616位位操作数在低操作数在低1616位位时时，则则 当当SXM=0时时，高，高24位位(3916位位)用用0填充；填充；当当SXM=1时时，高，高24位位(3916位位)扩扩展展为为符号符号位位。若数据存若数据存储储器器的的1616位位操作数在高操作数在高1616位位时时，则则 当当SXM=0时时，3932位和位和150位用位用0填充；填充；当当SXM=1时时，3932位位扩扩展展为为符号符号位位，150位位置置0。DSP原理与应第第第第第第2 2 2 2 2 2章章章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构(4)ALU的输出的输出 ALU的的输输出出为为40位位运运算算结结果果，通通常常被被送送至至累累加加器器A或或B。DSP原理与应第第第第第第2 2 2 2 2 2章章章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构2溢出处理溢出处理 ALU的饱和逻辑可以对运算结果进行溢出处理。的饱和逻辑可以对运算结果进行溢出处理。当发生溢出时，将运算结果调整为最大正数（正向当发生溢出时，将运算结果调整为最大正数（正向溢出）或最小负数（负向溢出）。溢出）或最小负数（负向溢出）。当运算结果发生溢出时：当运算结果发生溢出时：当运算结果发生溢出时：当运算结果发生溢出时：若若OVM=0，则则对对ALU的的运运算算结结果果不不作作任任何何调整，直接送入累加器；调整，直接送入累加器；DSP原理与应第第第第第第2 2 2 2 2 2章章章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构 若若OVM=1 1，则对，则对ALU的运行结果进行调整。的运行结果进行调整。当当正正向向溢溢出出时时，将将3232位位最最大大正正数数00007 7FFFFFFFH装装入累加器；入累加器；当负向溢出时，将当负向溢出时，将3232位最小负数位最小负数FFH装入累加装入累加器。器。状状态态寄寄存存器器ST0中中与与目目标标累累加加器器相相关关的的溢溢出出标标志志OVA或或OVB被置被置1。DSP原理与应第第第第第第2 2 2 2 2 2章章章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构3进位位进位位C ALU有一个与运算结果有关的进位位有一个与运算结果有关的进位位C，位于，位于ST0的的11位。进位位位。进位位C受大多数受大多数ALU操作指令的影响，操作指令的影响，包括算术操作、循环操作和移位操作。包括算术操作、循环操作和移位操作。进位位进位位C的功能：的功能：用来指明是否有进位发生；用来指明是否有进位发生；用来支持扩展精度的算术运算；用来支持扩展精度的算术运算；可作为分支、调用、返回和条件操作的执行可作为分支、调用、返回和条件操作的执行 条件条件。DSP原理与应第第第第第第2 2 2 2 2 2章章章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构注意：注意：注意：注意：进位位进位位C不受装载累加器操作、逻辑操作、不受装载累加器操作、逻辑操作、非算术运算和控制指令的影响；非算术运算和控制指令的影响；可通过寄存器操作指令可通过寄存器操作指令RSBX和和SSBX对对 其进行置位和复位。其进行置位和复位。DSP原理与应第第第第第第2 2 2 2 2 2章章章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构4双双16位算术运算位算术运算 若要将若要将ST1中的中的C16置位，则置位，则ALU进行双进行双16位算位算术运算，即在一个机器周期内完成两个术运算，即在一个机器周期内完成两个16位数的算术位数的算术运算，进行两次运算，进行两次16位加法或两次位加法或两次16位减法运算。位减法运算。5其他控制位其他控制位 除除 SXM、OVM、C、C16、OVA、OVB外外，ALU还有两个控制位。还有两个控制位。TC测试测试/控制控制标标志，位于志，位于ST0的的12位；位；ZA/ZB累加器结果为累加器结果为0 0标志位。标志位。DSP原理与应第第第第第第2 2 2 2 2 2章章章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构2.3.2 2.3.2 2.3.2 2.3.2 累加器累加器累加器累加器A A A A和和和和B B B B C54x芯芯片片有有两两个个独独立立的的40位位累累加加器器A和和B，可可以以作作为为ALU或或MAC的的目目标标寄寄存存器器，存存放放运运算算结结果果，也可以作为也可以作为ALU或或MAC的一个输入。的一个输入。在在执执行行并并行行指指令令（LD|MAC）和和一一些些特特殊殊指指令令（MIN和和MAX）时时，两两个个累累加加器器中中的的一一个个用用于于装装载载数据，而另一个用于完成运算。数据，而另一个用于完成运算。DSP原理与应第第第第第第2 2 2 2 2 2章章章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构1.1.累加器结构累加器结构39 3231 1615 0累加器累加器AAGAHAL保护位保护位39 32高阶位高阶位31 16低阶位低阶位15 0累加器累加器BBGBHBL保护位保护位高阶位高阶位低阶位低阶位BGBGAGAG保保护护位位：AG、BG3932，作作为为算算术术计计算算时时的的数数据据位位余余量量，以防止迭代运算中的溢出以防止迭代运算中的溢出。BGBGAGAGBHBHAHAH高阶位：高阶位：AH、BH3116；BHBHAHAHBLBLALAL低阶位：低阶位：AL、BL150。BLBLALALDSP原理与应第第第第第第2 2 2 2 2 2章章章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构2.2.带移位的带移位的累加器存储操作累加器存储操作 使使用用STH、STL、STLM、SACCD等等指指令令或或并并行行存存储储指指令令，可可以以把把累累加加器器中中的的内内容容保保存存到到数数据据存存储器中。储器中。使用使用STHSTH、SACCDSACCD和并行存储指令存储累加器内容和并行存储指令存储累加器内容先先将累加器内容移位，再将高将累加器内容移位，再将高16位存入存储器。位存入存储器。右移存储：右移存储：AG(BG)右移右移AH(BH)，AH(BH)存入存储器；存入存储器；左移存儲：左移存儲：AL(BL)左移左移AH(BH)，AH(BH)存入存储器。存入存储器。DSP原理与应第第第第第第2 2 2 2 2 2章章章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构 使用使用STLSTL指令指令存储累加器内容存储累加器内容先先将累加器内容移位，再将低将累加器内容移位，再将低16位存入存储器。位存入存储器。右移存储，右移存储，AH(BH)右移右移AL(BL)，AL(BL)存入存储器；存入存储器；左移存储，用左移存储，用0 0左左移移AL(BL)，AL(BL)存入存储器。存入存储器。注意：注意：注意：注意：移位操作是在存储累加器内容的过程中移位操作是在存储累加器内容的过程中移位操作是在存储累加器内容的过程中移位操作是在存储累加器内容的过程中 同时完成的；同时完成的；同时完成的；同时完成的；移位操作是在移位寄存器中完成的，累移位操作是在移位寄存器中完成的，累移位操作是在移位寄存器中完成的，累移位操作是在移位寄存器中完成的，累 加器的内容保持不变。加器的内容保持不变。加器的内容保持不变。加器的内容保持不变。DSP原理与应第第第第第第2 2 2 2 2 2章章章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构2.3.3 2.3.3 2.3.3 2.3.3 桶形移位寄存器桶形移位寄存器桶形移位寄存器桶形移位寄存器 TMS320C54x的的40位位桶桶形形移移位位寄寄存存器器主主要要用用于于累累加加器器或或数数据据区区操操作作数数的的定定标标。它它能能将将输输入入数数据据进进行行031位位的的左左移移和和016位位的的右右移移。所所移移动动的的位位数数可可由由ST1中的中的ASM或被指定的暂存器或被指定的暂存器T决定。决定。DSP原理与应第第第第第第2 2 2 2 2 2章章章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构 1.1.组成框图组成框图MUXMUX符号控制符号控制符号控制符号控制SCSC移位寄存器移位寄存器移位寄存器移位寄存器(-1631)(-1631)写选择写选择写选择写选择MSW/LSWMSW/LSWDB15DB0DB15DB0CB15CB0CB15CB0EB15EB0EB15EB0测试位测试位测试位测试位TcTcALUALUCSSUCSSUSXMSXMA AB BT TASM(40)ASM(40)指令寄存器指令寄存器指令寄存器指令寄存器立即数立即数立即数立即数-1615-1615015015 多路选择器多路选择器多路选择器多路选择器MUXMUXMUXMUXMUXMUXMUXMUXMUXMUX 符号控制符号控制符号控制符号控制SCSCSCSC符号控制符号控制符号控制符号控制SCSC符号控制符号控制符号控制符号控制SCSC 移位寄存器移位寄存器移位寄存器移位寄存器移位寄存器移位寄存器移位寄存器移位寄存器(-1631)(-1631)移位寄存器移位寄存器移位寄存器移位寄存器(-1631)(-1631)移位寄存器移位寄存器移位寄存器移位寄存器(-1631)(-1631)移位寄存器移位寄存器移位寄存器移位寄存器(-1631)(-1631)写选择电路写选择电路写选择电路写选择电路 写选择写选择写选择写选择MSW/LSWMSW/LSW写选择写选择写选择写选择MSW/LSWMSW/LSW写选择写选择写选择写选择MSW/LSWMSW/LSW 多路选择器多路选择器MUXMUX用来选择输入数据。用来选择输入数据。用于对输入数据进用于对输入数据进行符号位扩展。行符号位扩展。移位寄存器移位寄存器 用来对输入的数据用来对输入的数据进行定标和移位。进行定标和移位。写选择电路写选择电路 用来选择最高有效用来选择最高有效字和最低有效字。字和最低有效字。DSP原理与应第第第第第第2 2 2 2 2 2章章章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构2 2桶形移位寄存器的输入桶形移位寄存器的输入取取自自DB数数据据总总线线的的1616位位 输输入数据；入数据；取取自自DB和和CB扩扩展展数数据据总总 线线的的3232位位输输入数据；入数据；来自累加器来自累加器来自累加器来自累加器A A或或或或B B的的的的40404040位位位位 输入数据。输入数据。输入数据。输入数据。3 3桶形移位寄存器的输出桶形移位寄存器的输出 输出至输出至ALUALU的一个输入端的一个输入端；经写经写MSW/LSW选择电路选择电路 输出至输出至EB总线。总线。MUXMUX符号控制符号控制符号控制符号控制SCSC移位寄存器移位寄存器移位寄存器移位寄存器(-1631)(-1631)写选择写选择写选择写选择MSW/LSWMSW/LSWDB15DB0DB15DB0CB15CB0CB15CB0EB15EB0EB15EB0测试位测试位测试位测试位TcTcALUALUCSSUCSSUSXMSXMA AB BT TASM(40)ASM(40)指令寄存器指令寄存器指令寄存器指令寄存器立即数立即数立即数立即数-1615-1615015015DB15DB0DB15DB0DB15DB0DB15DB0DB15DB0DB15DB0DB15DB0DB15DB0CB15CB0CB15CB0DB15DB0DB15DB0CB15CB0CB15CB0DB15DB0DB15DB0CB15CB0CB15CB0A A A A A AB B B B B BALUALUALUALUALUALUEB15EB0EB15EB0EB15EB0EB15EB0EB15EB0EB15EB0DSP原理与应第第第第第第2 2 2 2 2 2章章章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构4 4桶形移位寄存器的功能桶形移位寄存器的功能 主要主要用于格式化操作，为输入的数据定标用于格式化操作，为输入的数据定标。在在ALU运算之前，对输入数据进行数据定标；运算之前，对输入数据进行数据定标；对累加器进行算术或逻辑移位；对累加器进行算术或逻辑移位；对累加器进行归一化处理；对累加器进行归一化处理；在累加器的内容存入数据存储器之前，对存储数在累加器的内容存入数据存储器之前，对存储数据进行定标。据进行定标。DSP原理与应第第第第第第2 2 2 2 2 2章章章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构5 5桶形移位寄存器的操作桶形移位寄存器的操作(1)(1)控制操作数的符号位扩展控制操作数的符号位扩展 根据根据SXM位控制操作数进行符号位的扩展。位控制操作数进行符号位的扩展。若操作数为有符号数，则若操作数为有符号数，则 当当SXM=1时，完成符号位扩展；时，完成符号位扩展；当当SXM=0时，禁止符号位扩展。时，禁止符号位扩展。若若操操作作数数为为无无符符号号数数，则则不不考考虑虑SXM位位，不不执执行符号位的扩展。行符号位的扩展。如如：LDU、ADDS和和SUBS指指令令，操操作作数数为为无符号数，不进行符号位扩展。无符号数，不进行符号位扩展。DSP原理与应第第第第第第2 2 2 2 2 2章章章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构(2)(2)控制操作数的移位控制操作数的移位 根根据据指指令令中中的的移移位位数数，控控制制操操作作数数进进行行移移位位操操作作。移移位位数数用用二二进进制制补补码码表表示示，正正值值时时完完成成左左移移，负值时完成右移。负值时完成右移。移位数的形式：移位数的形式：5 5位位立即数，取立即数，取值值范范围围：-16161515；ST1中的中的ASM位，取位，取值值范范围围：-16161515；暂存器暂存器T中的低中的低6 6位数值，取值范围：位数值，取值范围：-16-163131。这这种种移移位位操操作作能能使使CPUCPU完完成成数数据据的的定定标标、位位提提取取、扩展算术和溢出保护等操作。扩展算术和溢出保护等操作。DSP原理与应第第第第第第2 2 2 2 2 2章章章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构(3)(3)控制操作数完成带测试位的移位控制操作数完成带测试位的移位 根根据据ROLTC指指令令，控控制制操操作作数数完完成成带带测测试试位位的的循环左移循环左移。(4)(4)完成完成MSW和和LSW的写选择的写选择 MSW/LSW单单元元根根据据CSSU信信号号，选选择择移移位位后后的的信号锁存，并输出至信号锁存，并输出至EB总线。总线。DSP原理与应第第第第第第2 2 2 2 2 2章章章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构2.3.4 2.3.4 2.3.4 2.3.4 乘法乘法乘法乘法-累加单元累加单元累加单元累加单元MACMACMACMAC C54xC54x的的乘乘法法-累累加加单单元元MACMAC是是由由乘乘法法器器、加加法法器器、符符号号控控制制、小小数数控控制制、零零检检测测器器、舍舍入入器器、饱饱和和逻逻辑辑和暂存器几部分组成。和暂存器几部分组成。MACMAC单单元元具具有有强强大大的的乘乘法法-累累加加运运算算功功能能，可可在在一一个个流流水水线线周周期期内内完完成成1 1次次乘乘法法运运算算和和1 1次次加加法法运运算算。在在数数字字滤滤波波（FIRFIR和和IIRIIR滤滤波波）以以及及自自相相关关等等运运算算中中，使使用乘法用乘法-累加运算指令可以大大提高系统的运算速度。累加运算指令可以大大提高系统的运算速度。DSP原理与应第第第第第第2 2 2 2 2 2章章章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构零检测零检测零检测零检测舍入器舍入器舍入器舍入器饱和逻辑饱和逻辑饱和逻辑饱和逻辑取整取整取整取整4040位加法器位加法器位加法器位加法器MUXMUXXM YMXM YM乘法器乘法器乘法器乘法器(17(17 17)17)符号控制符号控制符号控制符号控制符号控制符号控制符号控制符号控制X MUXX MUXY MUXY MUXT TDB15DB0DB15DB0CB15CB0CB15CB0PB15PB0PB15PB0YAYAXAXAOVMOVMOVA/OVBOVA/OVBZA/ZBZA/ZB至至至至A/BA/BFRCTFRCTA AB B0 0来自来自来自来自A A来自来自来自来自B BP PA AC CDDA ADDT T乘法乘法乘法乘法-累加单元功能框图累加单元功能框图累加单元功能框图累加单元功能框图 DSP原理与应第第第第第第2 2 2 2 2 2章章章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构1.1.乘法器乘法器 MAC单单元元包包含含一一个个17 17位位硬硬件件乘乘法法器器，可可完完成成有有符符号数和无符号数的乘法运算。号数和无符号数的乘法运算。（1）乘法器的输入）乘法器的输入 XM输入：输入：YM输入：输入：取自数据总线取自数据总线DB的数据存储器操作数；的数据存储器操作数；来自暂存器来自暂存器T的操作数；的操作数；来自累加器来自累加器A的的3216位操作数位操作数。来自数据总线来自数据总线DB的数据存储器操作数；的数据存储器操作数；来自数据总线来自数据总线CB的数据存储器操作数；的数据存储器操作数；来自程序总线来自程序总线PB的程序存储器操作数；的程序存储器操作数；来自累加器来自累加器A的的3216位操作数。位操作数。DSP原理与应第第第第第第2 2 2 2 2 2章章章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构（2）乘法器的输出）乘法器的输出 乘乘法法器器的的输输出出经经小小数数控控制制电电路路接接至至加加法法器器的的XA输入端。输入端。（3）乘法器的操作）乘法器的操作 MAC单单元元的的乘乘法法器器能能进进行行有有符符号号数数、无无符符号号数数以及有符号数与无符号数的乘法运算。以及有符号数与无符号数的乘法运算。DSP原理与应第第第第第第2 2 2 2 2 2章章章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构根据操作数的不同情况需根据操作数的不同情况需根据操作数的不同情况需根据操作数的不同情况需进行以下处理：进行以下处理：进行以下处理：进行以下处理：若若是是两两个个有有符符号号数数相相乘乘，则则在在进进行行乘乘法法运运算算之之前前，先先对对两两个个1616位位乘乘数数进进行行符符号号位位扩扩展展，形形成成1717位位有有符符号号数数后后再再进进行行相乘。相乘。扩扩展展的的方方法法：在在每每个个乘乘数数的的最最高高位位前前增增加加一一个个符符号号位位，其其值由乘数的最高位决定，即值由乘数的最高位决定，即正数为正数为0 0，负数为，负数为1 1。DSP原理与应第第第第第第2 2 2 2 2 2章章章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构 若若若若是是是是两两两两个个个个无无无无符符符符号号号号数数数数相相相相乘乘乘乘，则则则则在在在在两两两两个个个个1616位位位位乘乘乘乘数数数数的的的的最最最最高高高高位位位位前面添加前