逻辑门电路的参数测试

数字电子技术基础实验实验一 集成逻辑门电路的参数测试实验目的1、掌握TTL型和CMOS型集成与非门主要参数的测试方法。2、掌握TTL型和CMOS型器件的使用规则。3、熟悉数字电路实验装置的结构、基本功能和使用方法。实验原理1、本实验采用四输入双与非门74LS20，即在一块集成块内含有两个互相独立的与非门，每个与非门有四个输入端。其逻辑框图、符号及引脚排列如图4-1-1(a)、(b)、(c)所示。c UccRi765432&图 4-1-1 74LS20 逻辑框图、逻辑符号及引脚排列2、TTL与非门的主要参数(1) 低电平输出电源电流ICCL和高电平输出电源电流ICCH与非门处于不同的工作状态，电源提供的电流是不同的oICCL是指所有输入端悬空，输 出端空载时，电源提供器件的电源ICCH是指输出端空截，每个门各有一个以上的输入端接 地，其余输入端悬空，电源提供给器件的电流。通常ICClICCH，它们的大小标志着器件静 态功耗的大小。器件的最大功耗为PCCL=VCC ICCLo手册中提供的电源电流和功耗值是指整 个器件总的电源电流和总的功耗。ICCL和ICCH测试电流如图4-1-2(a)、(b)所示。CCL CCH注意:TTL电路对电源电压要求较严，电源电压VCC只允许在+5V10%的范围内工作， 超过5.5V将损坏器件；低于4.5V器件的逻辑功能将不正常。(2) 低电平输入电流IiL和高电平输入电流扁。IiL是指被测输入端接地，其余输入端悬 空，输出端空载时，由被测输入端流出的电流值。在多级门电路中，I.T相当于前级门输出iL 低电平时，后级向前级门灌入的电流，因此它关系到前级门的灌电流负载能力，即直接影响 前级门电路带负载的个数，因此一般希望I.T小些。.LI. H 是指被测输入端接高电平，其余输入端接地，输出端空载时，流入被测输入端的电 .H流值。在多级门电路中，它相当于前级门输入高电平时，前级门的拉电流负载，其大小关系 到前级门的拉电流负载能力，希望I.H小些。由于I.H较小，难以测量，一般免于测试。iHiHI与I.H的测试电路如图4-1-2(c)、(d)所示。图 4-1-2 TTL 与非门静态参数测试电路图(3)扇出系数 N0扇出系数N0是指门电路能驱动同类门的个数，它是衡量门电路负载能力的一个参数， TTL 与非门有两种不同性质的负载，即灌电流负载和拉电流负载，因此有两种扇出系数， 即低电平扇出系数n0l和高电平扇出系数n0h。通常i.hvi.l,则n0hn0l,故常以N0l作为0L0HiH iL0H 0L0L门的扇出系数。N0L的测试电路如图4-1-3所示，门的输入端全部悬空，输出端接灌电流负靱调节 Rl使I0L增大，V0L随之增高，当V0L达到V0Lm(手册中规定低电平规范值0.4V)时的I0L就是 允许灌入的最大负载电流，即IN-L，通常NOL三8OL I0LiL(4)电压传输特性门的输出电压v0随输入电压v.而变化的曲线v0=f(v.)称为门的电压传输特性，通过它可 以读得门电路的一些重要参数，如输出高电平v0H、输出低电平V0L、关门电平vOFF、开门 0H0LOFF电平VON、阀值电平VT及抗干扰容限Vnl、Vnh等值。测试电路如图4-1-4所示，采用逐 点测试法，即调节只，逐点测得V.及V0,然后绘成曲线。W.0图 4-1-3 扇出系数测试电路图 4-1-4 传输特性测试电路0.5V点的时间间隔，如图4-1-5所示。m(5)平均传输延迟时间 tpdtd是衡量门电路开关速度的参数，它是指输出波形边沿的0.5V至输入波形对应边沿 pdm(a)传输延迟特性(b)tpd的测试电路图 4-1-5 传输延迟特性图4-l-5(a)中的tpdL为导通延迟时间，tpdH为截止延迟时间，均传输延迟时间为1t 二二(t+1)(4-1-2)pd 2 pdL pdHtpd的测试电路如图4-1-5(b)所示，由于TTL门电路的延迟时间较小，直接测量时对信 号发生器和示波器的性能要求较高，故实验采用测量由奇数个与非门组成的环形振荡器的振 荡周期T来求得。其工作原理是：假设电路在接通电源后某一瞬间，电路中的A点为逻辑 “1”，通过三级门的延迟后，使A点由原来的逻辑“1”变为逻辑“0”；再经过三级门的延 迟后，A点电平又重新回到逻辑“1”.电路中其它各点电平也跟随变化。说明使A点发生一 个周期的振荡，必须经过6级门的延迟时间。因此平均传输延迟时间为Tt d 二 6(4-1-3)pd 6TTL电路的td 一般在10ns40ns之间。pd74LS20 主要电参数规范如表4-1-1 所示。表 4-1-1参数名称和符号规范值单位测试条件直 流 参 数通导电源电流ICCT14mAVCC=5V,输入端悬空，输出端空载截止电源电流CCL7mAVCC=5V,输入端接地，输出端空载低电平输入电流II1.4mAVCC=5V，被测输入端接地，其他输入端 悬空，输出端空载高电平输入电流IiH50p AVcc=5V，被测输入端V. =2.4V，其他输CCin入端接地，输出端空载1mAVCC=5V，被测输入端V. =5V，其他输入CCin端接地，输出端空载输出高电平V0H三3.4VVCC=5V，被测输入端V. =0.8V，其他输CCin入端悬空，I =400u A输出低电平V0L0.3V0H戸VCC=5V，输入端 V. =2.0V,CCinI =12.8mA扇出系数N048V0L同V和V0H0L交 流 参 数平均传输2迟时可tpd20nsVCC=5V，被测输入端输入信号；V. =3.0V，f=2MHziu3、CMOS集成电路是将N沟道MOS晶体管和P沟管MOS晶体管同时用于一个集成 电路中，成为组合二种沟道MOS管性能的更优良的集成电路。CMOS集成电路的主要优点 是：(1) 功耗低，其静态工作电流在 10-9A 数量级，是目前所有数字集成电路中最低的，而TTL 器件的功耗则大得多。(2) 高输入阻抗，通常于大1010Q，远高于TTL器件的输入阻抗。(3) 接近理想的传输特性，输出高电平可达电源电压的 99.9%以上，低电平可达电源电 压的 0.1%以下，因此输出逻辑电平的摆幅很大，噪声容限很高。(4) 电源电压范围广，可在+3V+18V范围内正常运行。(5) 由于有很高的输入阻抗，要求驱动电流很小，约0.1p A,输出电流在+5V电源下约 为500p A,远小于TTL电路，如以此电源来驱动同类门电路，其扇出系数将非常大。在一 般低频率时，无需考虑扇出系数，但在高频时，后级门的输入电容将成为主要负载，使其扇 出能力下降，所以在较高频率工作时，CMOS电路的扇出系数一般取1020。4、CMOS 与非门的主要参数CMOS与非门主要参数的定义及测试方法与TTL电路相仿，从略。实验设备与器件1、+5V 直流电源；2、双踪示波器；3、连续脉冲源；4、逻辑电平开关；5、逻辑电平显示器；6、直流数字电压表；7、直流毫安表；8、直流微安表；9、74LS20X2、1K、10K 电位器，200Q 电阻器(0.5W)；10、CC4011、CC4001、CC4071、CC4081、电位器 100K、电阻 1K。 实验内容与步骤1、74LS20主要参数的测试在实验台合适的位置选取一个14P插座，按定位标记插好74LS20集成块。(1)分别按图4-1-2、4-1-3、4-1-5(b)接线并进行测试，将测试结果记入表4-1-2中。表 4-1-2【“/mA)IiL (mA)N0WLT=T/6(ns)Pd(2)按图4-1-4接线，调节电位器RW，使vi从OV向高电平变化，逐点测量vi和v的对 应值，记入表4-1-3中。表 4-1-3V.(V)00.20.40.60.81.01.52.02.53.03.54.0Sv)2、CMOS与非门CC4011参数测试(方法与TTL门电路相同)测试CC4011 个门的Lcl、ICch、L心(2) 测试CC4011 一个门的传输特性(一个输入端作信号输入，另一个输入端接逻辑高电 平)。(3) 将 CC4011 的三个门串接成环形振荡器，用示波器观测输入、输出波形，并计算出 td值。pd实验报告1、记录、整理实验结果，并对结果进行分析。2、画出实测的电压传输特性曲线，并从中读出各有关参数值。预习要求1、复习 CMOS、TTL 门电路的工作原理。2、熟悉实验用各集成门电路引脚功能。3、画出各实验内容的测试电路与数据记录表格。4、画好实验用各门电路的真值表表格。5、查阅附录，搞清楚CMOS门电路闲置输入端的处理方法。