第七届全国信息技术应用水平大赛模拟题pcb设计答案

第七届全国信息技术应用水平大赛模拟题PCB 设计注：实际预赛题题量总计87道，其中单选题60道，每道题1分；多选题20 道，每道题2分；简答题4题，每题7分，综合 设计题2-3题，共计22分，试卷满分150 分，完成时间180分钟。此模拟题仅供参考，具体题型、题量与分值分配以实际预赛 题为准。一、单选题（共60 题，每题1分，共60分）1. Room的主要优点是？ （C）A. Room 把功能电路集中在一个区域，布局看上去更加简洁整齐B. Room 可以智能分割元器件，自动创建元件类C. Room 可以关联多个元器件，用于功能电路布局和走线，并可以复制其格式到类似设计中D. 可以利用查询语句来选中编辑位于Room之中的元件，从而进行批量操作2. 为什么需要对PCB项目进行配置？（B）A. 因为需要在配置中选择项目中所用到的所有派生变量，不同的变量针对不同的产品B. 因为项目配置可以发布到数据保险库的某个特定Item之中，从而进行版本更新和控制C. 因为配置代表需要在真实世界中制造的产品，定义了生产厂家制造该产品所需要的数据D. 如果不对 PCB 项目进行配置，则无法生成相应的 Gerber 等文件，无法进行裸板的生产3. 关于层次化设计，哪种说法不正确？（ D）A. 跨越不同原理图页的网络之间可以直接连接B. 使用图表符表示设计中较低等级的原理图页C. 为读者显示了工程的设计结构D. 视图上来看总是从子原理图向上追溯到父原理图4. 用来浏览与编辑封装库的面板是？ （B）A. Library 面板B. PCBLibrary 面板C. SCHLibrary 面板D. PCBList 面板5. 如何为原理图文档添加参数？（ D）A. 在项目选项（Project Option）对话框的参数（Parameter）标签页添加B. 直接在原理图上放置文本C. 在元件属性对话框中添加D. 在原理图文档选项（Document Option）对话框的参数（Parameter）标签页添加6. *.schdot文档是什么类型的文档？ （B）A.原理图文件B.原理图模板文件C.原理图库文件D.PCB 文件7. 下图是PCB 3D视图中的一部分，其中的元件的封装最可能是（A）A.SOT23-5;B.SOIC-5;C.QFN-5;D.TQFP-5.8. 下列哪个层是负片（绘制的图形表示切割或镂空）（B）A. Keep Out ;B. Power Plane;C. Top;D. Bottom Overlay;9. 在设计PCB电路板形时，最适合做为边框定义的板层为（C）A. 顶层丝印层（ TopOver Layer）B. 焊盘助焊层（ PasteMask Layer）C. 禁止布线层（ KeepOut Layer）D. 机械层（ Mechanical Layer）10. 在绘制PCB元件封装时，其封装中的焊盘孔径（C）。A. 任何情况均可使用焊盘的默认值B. Hole Size 的值可以大于 X-Size 的值C. 必须根据元件引脚的实际尺寸确定D. Hole Size 的值可以大于 Y-Size 的值11. PCB设计规则定义时，在相同规则设置中需要利用规则优先级，最高优先级应表示为（B）。A. 1B. 100C. 最大优先级数目D. 012.在PCB高速电路设计时，可以通过调节实际布线长度，保证信号传输延时的一致性。Altium Designer结合高速（High Speed） 规则下的（C）定义，实现高速信号网络长度调节功能。A、ParallelSegmentB、LengthA. MatchedLengthsC、StubLength13.实心覆铜功能的好处是 （B）A、不需要 CAM 处理软件的支持B、方便覆铜区域的查看C、减少PCB文件包含的数据量D、方便覆铜区转角方式的修改14.一元规则适用于一个对象，2个对象之间适用二元规则，下面哪种不属于二元规则？ （B）A、电气安全间距B、阻焊扩展度C、元件安全间距D、短路15.PCB编辑环境下支持3D功能需要用户电脑显卡至少支持那些协议？（C）A、DirectX7和ShaderModel3B、DirectX9和ShaderModel2C、DirectX9和ShaderModel3D、DirectX8和ShaderModel316.在原理图文档上添加下面哪个特殊字符，可以在原理图打印时，显示装配变量的信息？ （B）A、=VariantDescriptionB、=VariantNameC、=VariantLabelD、=VariantTag17.一个PCB中包含lOOpin的BGA器件，至少应设计几层板：（D）A. 1B. 2C. 3D. 418.下列哪种封装不是电阻的封装：（C）A.AXIAL-0.3;B.RESC1608N;C.DIP-8;D.以上都不是.19. 如果干燥空气的击穿场强为3MV/m，在相对湿润的空气中，这个值可能降为十分之一，那么30V供电的PCB上，电源和地 间的安全间距至少为大约（A）A. 4mil;B. 6mil;C. 8mil;D. 10mil.20. 一般过孔不能放置在焊盘上，因为：（B）A. 将影响元器件贴片时的精度;B. 在回流焊时，将使锡膏渗漏，导致虚焊;C. 将影响焊盘镀锡或沉金的质量;D. 焊接后，过孔被遮挡，难于差错.21. 某个PCB中，安全间距过小，加工中哪一工艺步骤最可能失败：（C）A. 阻焊掩膜;B.光绘;C.蚀刻;D.钻孔.22. 如果PCB上使用了大面积实心（Solid）覆铜，在进行回流焊时：（D）A. 会使受热更加均匀；B. 需要调高回流焊温度；C. 会影响周围器件受热；D. 会使电路板基材弯曲；大面积覆铜，如果过波峰焊时，板子就可能会翘起来，甚至会起泡。从这点来说，网格的散热性要好些。通常是高频电路对抗干扰要求高的多用网格，低频电路有大电流的电路等常用完整的铺铜。二、多选题（共20 题，每题2分，共40分）1. 关于Altium Designer字符设计方法中，下述哪项是不支持的？ （D）A. 允许通过字体选项，在 PCB 上直接放置中文B. 支持条形码设计C. 默认字体是一种简单的向量字体，支持笔绘制和向量光绘D. 字体反色后的背景颜色允许与该层设置的颜色不同2. 关于高速电路布线，下列说法正确的是：（ACD）A. 相邻两层间的走线应尽量垂直;B. 信号层不能铺铜;C. 线长度不能为 1/4信号波长的整数倍;D. 信号线的宽度不能突变.注：检查信号线的长度和信号的频率是否构成谐振，即当布线长度为信号波长 14 的时候的整数倍时，此布线将产生谐 振，而谐振就会辐射电磁波，产生干扰。3. 下列哪两种电平规范的器件不可以直接相连（B）A. 5V-TTL 和 3.3V-LVTTL with 5V Tolerance;B. 5V-TTL 和 3.3V-LCMOS with 5V Tolerance;C. 3.3V-LVCM0S 和 2.5V-LVC0MS;D. 3.3V-LVTTL 和 2.5V- LVCOMS.注：）3.3V TTL/CMOS逻辑电平驱动2.5V CMOS逻辑电平2.5V的逻辑器件有LV、LVC、AVC、ALVT、ALVC等系列，其中前面四种系列器件工作在2.5V时可以容忍3.3V的电 平信号输入，而ALVC不行，所以可以使用LV、LVC、AVC、ALVT系列器件来进行3.3V TTL/CMOS逻辑电平到2.5V CMOS逻辑电平的转换。5V TTL 门作驱动源驱动 3.3V TTL/CMOS通过LVC/LVT系列器件（为TTL/CMOS逻辑电平输入，LVTTL逻辑电平输出）进行转换。驱动 5V CMOS可以使用上拉5V电阻的方式解决，或者使用AHCT系列器件（为5V TTL输入、5VCMOS输出）进行转换。4. 下列哪些条件属于规则检测选项？（ ABD ）A、布线线宽B、布线转角角度C、元件布局方向D、信号电气类型5. 关于电子设计时应遵循的电磁兼容性准则，以下说法中正确的是（ABD）A、不应出现由电磁兼容所引发的安全性问题B、符合电磁泄漏规范C、数字信号与模拟信号的参考地电源完全物理隔离D、符合应用领域中所有的 EMC 标准6. 在网格覆铜时，包含下列那种网格模式？（ACD）A、90 度模式B、30 度模式C、水平模式D、45 度模式7. 关于管脚交换，下面哪种说法是正确的？（ ACD ）A、管脚交换的设置存储在原理图元件的管脚上B、对于一个器件的管脚交换是在原理图编辑器中使能的C、在同一个管脚组里的所有的管脚可以进行交换D、对于一个器件的交换设置，应该在配置管脚交换对话框进行8. 贴片芯片用什么方法焊接的（ BC ）B. 用一般烙铁焊接，但要有一定技术C. 用专用工具焊接D. 用焊锡膏粘上去E. 用高档焊锡9. 放置元器件的说法中，正确的是（ ABC）A. 元件最好对齐到较大的网格上，以利美观;B. 贴片元件所在位置的反面可以放置另一个贴片元件;C. 穿孔元件所在位置的反面可以放置另一个贴片元件;D. 无论什么元件，在 PCB 上放置越紧密越好.10. 以下关于布线的描述，哪个是正确的？（ AC）A. 板卡设计过程中，应尽可能的减少过孔的应用以减小 SI 问题B. 多层板设计中为了快速高效的完成放置过孔、换层并保持布线状态，可以应用数字2号键完成C. 整个布线完毕后一定要运行DRC检查，防止有线未布通的情况发生D. 推挤模式布线特别适合总线型布线，她允许一次性调整多根平行信号线，可以大大提高设计效率，但不能推挤过孔11. 下列有关创建封装的描述正确的是？（ABD）A. 对表贴焊盘，通常应设置其层属性为TOP层B. 对通孔焊盘，应设置其层属性为 MultiLayerC. 元器件覆盖面的外形轮廓通常应定义在 Bottom Overlay 层上D. 元器件的 3D 体通常应放置在某个机械层上简答题（共4题，每题 7分，共28分）1. 例举 PCB 规则中的 High Speed 类别中的至少 3 中，并简述其意义。（l）parallel segment（平行布线）：用于平行布线的长度和间距，保持差分阻抗完全匹配，确保时序的准确性与对称性。高速 信号，在层与层之间切换的时候必须保证特性阻抗的连续，否则会增加 EMI 的辐射。（2）length（网络布线长度）：设置网络布线的最大和最小值。matched net lengths（等长网络布线）：设置指定网络等长布线。保持差分阻抗完全匹配，确保时序的准确性与对称性。daisy chain stub length（菊状链支线长度）：设置菊状支线长度，解决传输线效应。vias under smd（焊盘下放过孔）maximum via count （过孔数限制）：过孔太多会造成时间延迟。2 请简述微带线的构成，以及其特征阻抗与哪些主要因素有什么样的关系。最 常使 用的 微带线 结构有 4 种： 表面微 带线 （surface microstrip ）、嵌 入式微 带线 （embed dedmicrostrip ）、带状线（ stripline ）、双带线（ dual-stripline ）。介电常数Er，介质厚度或基板厚度H,走线宽度W,走线厚度T。, 5.98H四、设计题 （共22 分） 1、请利用以下由单片机+EEPROM+DC/DC转换器完成的MCU最小系统设计原理图，完成PCB版图设计，要求如下:MCU最小系统示意图A. MCU的型号为PIC16C72、EEPROM的型号为ST24C04、DC/DC电源转换芯片的型号为LM317；（提供以上相关型号器件的数据手册）B. PCB的板形定义采用MDT01.DWG AutoCAD二维结构文件;C. 完成PCB版图的元器件布局和布线设计；D. 采用PDF格式打印输出PCB装配文件；E. 采用Excel电子表单格式输出材料清单（B0M）F. 采用Gerber制图格式输出CAM文件；2、下图是一个全桥驱动器的电路：RF73 322ohmRF73 322ohmGNDGNDiVHour2NCH OU1根据以上电路：1.新建一个名为“H-Bridge.PrjPCB” 的 工程，并在其中添加三个文件“H-Brg.SchLib”、“H-Brg.SchDoc”、“H-Brg.PcbDoc”，保存。2. 按照上图中U1 （HIP2101IB）的样子，在“H-Brg.SchLib”中新建一个名为HIP2101的元件:a）绘制图形和引脚（注意按照上图设置有关引脚的输入输出电气类型）；b）设置属性 Default Designator：“U?”；c）设置属性 Comment：“HIP2101IB”；e） 其余属性默认；f)添加 Footprint：i.名为“ S0IC127P600-8AN”；ii.位于库文件“ PcbSurface MountS0IC_127P_N.PcbLib ”中。3. 按照上图中QI (IRF7313)的样子和下面IRF7313的引脚定义在“H-Brg.SchLib”中新建一个名为IRF7313的元件，一个IRF7313元件中包含两个N沟道M0SFET：a) 创建两个子件，绘制图形和引脚；b) 设置属性 Default Designator：“Q?”；c) 设置属性 Comment：“IRF7313”；d) 设置属性 Description：“HexFET Power MOSFET, Dual MOSFET, 30V, 3A”；e) 其余属性默认；f) 添加 Footprint：i.名为“ SOIC127P6OO-8AN”；ii.位于库文件“ PcbSurface MountSOIC_127P_N.PcbLib ”中。IIS1D1tl2G1D1nn3IILS2D2IIIG2D24. 按照上面的电路，在“ H-Brg.SchDoc ”绘制电路，注意上下两部分电路相同，可只画一部分，然后复制-粘贴。相关元件属性如下：Desi gCommentValueFootprintNameLib FileC1,C2,C4,C5=Value（设为隐藏）O.luFCAPC1608NPcbSurface MountChip_Capacitor_N.PcbLibC3,C6=Value（设为隐藏）100uFCAPPR5-10x5PcbThru HoleCapacitor Polar RadialCylinder.PcbLibR1,R2,R3,R4=Value（设为隐藏）22ohmRESC1608NPcbSurface MountChip_Resistor_N.PcbLibP1、P2、P3 采用“Miscellaneous Connectors.IntLib” 中的“Header XX”，属性默认。5. 在“H-Brg.PcbDoc”中绘制PCB，双层，PCB尺寸不应大于1800milX2400mil，越小越好，Pl、P2、 P3应分布在PCB周围，布局尽量对称(平移)美观。补泪滴、双层实心铺地。注意两部分电路相同， 可复制布线。相关属性和规则设置如下：a) 地、电源、“PCH_OUT”和“NCH_OUT”网络线宽：固定为20mil；b) 其他网络线宽：固定为lOmil；c) 地、电源、“PCH_OUT ”和“ NCH_OUT ”网络过孔：固定为孔径20mil，外径30mil；d) 其他网络过孔：固定为孔径12mil，外径20mil；e) 所有网络安全间距：固定为lOmil;f) 在规则-Plane - Polygon Connect Style 中添加规则“ PolygonConnect_Via”，“Where The First Object Matches ” 选择“ Advanced (Query)”，Full Query 中填写 “IsVia”，“Connect Style ” 选择“ Direct Connect”。g) 在规则 - Manufacturing 中将 Minimum Solder Mask Silver、Silkscreen Over Component Pads、Silk To Silk Clearance 中的间距改为 1mil。6. 在“TopOverlay”层的合适位置添加合适尺寸的字符串，签署自己的名字(拼音，形如：XingMingzi) 和绘制日期(形如20100901)。7. 绘制完成后做DRC检查，生成报告文件，应该没有Warning或Error。8. 导出Gerber文件，并保存同时生成的CAM文件。I SPECCTRA转换器(Translator)提供给你对话框式样的命令 文件编辑器，称为DO文件编辑器(DO file editor)。*2灌铜Copper Pour与贴铜Copper的不同点在于，画完Copper 的外形框之后,对其内部全部铺铜，而不避让任何的网络和元 件等等目标3 PADS Layout 提供了一个 PCB 设计外形物理尺寸标注的工 具。你需要在标准的和数据标注方法之间作出选择，前者可以标注的 格式上进行完全的控制。4尺寸标注(Dimensions)是以原来的设计单位为基础进行的， 设置设计单位为英吋(Inches)。5验证设计(Verify Design)命令让你检查你设计中的安全间距 (Clearance)、连接性(Connectivity)、高速电路(High Speed)和平面 层(Plane)的错误。*6平面层(Plane)网络检查，主要验证热焊盘(Thermals)是否在 平面层(Plane)都已经产生*7为了演示EDC的功能，你可以对24MHz网络添加一个网络 长度规则。 *8 无模命令(Modeless Commands)和快捷键(Shortcut Keys) *9 PADS 当 Layout 的设计文件打开时，每次源目标改变时，这 些被嵌入(Embeded)的目标自动地更新。*10 CAE 封装(CAE Decal)是一个二维线(2D Line)符号，它代表 了元件的逻辑功*II 输入管脚由15 个地址输入、 6 个控制输入和1 个另外的输 入管脚组成。12 很多 CAE Decal 不是方形，需要一步一步人工完成。 *13可以从Decal Editing Toolbar图标中选择工具条 (Toolbar) ，打开下一级工具条。14 观察视图并没有存储起来时，当你打开一个新的设计文件或 退出PADS Logic时，已捕获的观察视图不会被删除。15材料清单(Bill of Materials)就是设计中各个元件的元件类型 数据的统计和排列，并且采用一定的格式。 *16 对于 Gerber 输出 MS Word 文件和其它 OLE 应用内容， 一般我们选择包含OLE目标输出到Gerber文件或者绘图输出。17 PADS Logic的OLE功能允许你在PADS Logic和 PADS-Layout 之间交叉选择。 *18当执行交叉搜索(Cross Probing)时，设计文件的应用程序处 于被控制的关闭状态。19使用PADS Logic的OLE工具传输网表(Netlist)到 PADS-Layout ，可以以避免采用手工方式输入和输出网表 (Netlist)。 *20 在 PADS Logic 中，你可以通过一组元件的选择，一个接一 个地移动多个元件。 *21 BGA工具盒是Pads Layout新增加的工具盒，但它仅仅用 于 BGA 封装的设计。22设置栅格(Grids) PADS Layout具有一种类型的栅格 (Grids)，即工作栅 格(Working Grids)23仅仅管脚(Pin”门(Gate)和参考编号(Ref. Des.)重新命名能够 从 PADS-Layout 反标注到原理图中*24为了能在平面层(Plane Layers)上布线，你需要将它们从布 线规则义的有效地布线层上删除25为了容易地进行分隔平面层(Splitting the Plane)的定义，应 该关闭所有不相关层的显示颜色。 *26无论你将这个标号(Label)放在封装(Decal)的什么地方，当 你使用PCB封装(PCB Decal添加元件到设计中时，参考编号 (Reference Designation) 总是要出现的。*27在Preview库中有几个元件类型(Part types)所对应的PCB 封装(PCB Decal)已经指定了，而且已经建立了它28板边框但oard Outline)是采用与绘制项目、覆铜和灌铜等相 同的方法建立的多边形。*29如果做比较复杂的板框外形或一些定位孔，可以先在Auto CAD中绘制好板框外形和定位孔，然后从CAD中导入到PADS Layout 中。*30 PADS Layout的输入工具也允许你有选择地从Autodesk 的 AutoCAD 或者 Parametric Technologies 的 Pro/ENGINEER 产 品中输入数据。*号为正确的、请叙述线路图定义封装(Decal)过程，以定义一个简单的管脚 封装(Pin Decal)，它们由一个横线和一个圆组成。1. 从工具条(Toolbar)中选择封装编辑(Decal Editing)图标。2. 从封装编辑(Decal Editing )工具盒中选择建立2D线(Create 2D Line)图标。3按鼠标右键打开一个弹出菜单，然后选择路径Path)方式。4. 通过键入G20设置设计栅格(Design Grid)为20。5. 将光标放在原点标记处,状态条(Status Bar)中X和丫的坐 标将显示为零。.按一下并松开鼠标左键，将开始画一根线。7.横向移动光标直到坐标指示为X160、丫0 (检查状态条(Status Bar) 确认坐标值)，连击鼠标左键完成这根线。8. 按鼠标右键打开一个弹出菜单，然后选择圆Circle)改变绘图 方式。9. 你必须通过键入S 180 0指示圆的中心点。10. 为了定义一个圆，按鼠标左键并且将光标向中心点以外的方 向移动一个设计栅格(Design Grid) (20 mils)，再按鼠标左键完成这个圆。11. 从工具条中选择移动方式(Move Mode)图标，放标记在 PINNOT 封装(Decal)图中。保存管脚封装(Pin Decal)b、请说明总线布线(Bus Route)全过程。1. 从弹出菜单(Pop-up Menu)中点中选择管脚/过孔/标记 (SelectPin/Vias/Tacks)，为了进行总线布线(Bus Routing)的需要，限 制你的可选择内容。2. 从工具条(Toolbar)中选择设计(Design)工具盒图标。3. 从设计(Design)工具盒选择总线布线(Bus Route)图标。4. 进行一个区域的选择，包括U2(大的SOIC器件)的三个管脚 (刚才我们前面高亮的三个管脚)连接的网络连线。交互的总线布线(Bus Routing)方式现在有效了。如果你采用动态 布线编辑(Dynamic Route Editing) 进行单根连线的操作，则对应的是单 根线。现在你对应的是多根被选择的连线。当前的布线线段将粘附在光标上，并指导你的布线。每次对于一 根导线添加一个布线拐角(Route Corner)或过孔(Via)，总线的其它连线将 跟随着它进行。5. 从管脚(Pin)处向上方移动、添加一段垂直的线段，并且按鼠 标的左键添加一个拐角(Corner)作为指导方式，注意观察总线但us)的其它成员 是怎样的匹配这个指导方向的。6. 移动光标到目标管脚(Pin)下面的一点处，添加另一个拐角 (Corner)，注意观察总线(B us)的其它成员又是怎样的匹配这个指导方向的。7. 从弹出菜单(Pop-up Menu)选择完成(Complete)命令，完成 总线布线。总线但us)的所有成员将都完成布线并且进行平滑(Smoothed)。使用过孔形状(Via Patterns)进行总线布线(Bus Routing)总线布线(Bus Routing还具有自动采用某种过孔方式(ViaPatterns) 、插入过孔(Vias) 的能力。当你添加过孔到一根指导布线的导线时，使总 线的成员也在导线中添加过孔(Vias)。一、 在当今无线通信设备中，射频部分往往采用小型化的室 外单元结构，而室外单元的射频部分、中频部分，以及对室外单元进 行监控的低频电路部分往往部署在同PCB上。请问，对这样的PCB 布线在材质上有何要求？如何防止射频、中频以及低频电路互相之间 的干扰？现代高速PCB设计中，为了保证信号的完整性，常常需要 对器件的输入或输出端进行端接。请问端接的方式有哪些？采用端接 的方式是由什么因素决定的？有什么规则？1. 混合电路设计是一个很大的问题，很难有一个完美的解决方 案。一般射频电路在系统中都作为一个独立的单板进行布局布线，甚 至会有专门的屏蔽腔体。而且射频电路一般为单面或双面板，电路较 为简单，所有这些都是为了减少对射频电路分布参数的影响，提高射 频系统的一致性。相对于一般的FR4材质，射频电路板倾向与采用 高 Q 值的基材，这种材料的介电常数比较小，传输线分布电容较小， 阻抗高，信号传输时延小。在混合电路设计中，虽然射频，数字电路做在同一块PCB上， 但一般都分成射频电路区和数字电路区，分别布局布线。之间用接地 过孔带和屏蔽盒屏蔽2端接(terminal)也称匹配。一般按照匹配位置分有源端匹配和 终端匹配。其中源端匹配一般为电阻串联匹配，终端匹配一般为并联 匹配，方式比较多，有电阻上拉，电阻下拉，戴维南匹配，AC匹配， 肖特基二极管匹配。匹配采用方式一般由BUFFER特性，拓普情况， 电平种类和判决方式来决定，也要考虑信号占空比，系统功耗等。数 字电路最关键的是时序问题，加匹配的目的是改善信号质量，在判决 时刻得到可以确定的信号。对于电平有效信号，在保证建立、保持时 间的前提下，信号质量稳定；对延有效信号，在保证信号延单调性前 提下，信号变化延速度满足要求。, 二、 在电路板尺寸固定的情况下，如果设计中需要容纳更 多的功能，就往往需要提高PCB的走线密度，但是这样有可能导致 走线的相互干扰增强，同时走线过细也使阻抗无法降低，请问在高速 (100MHz)高密度PCB设计中有哪些技巧？在高速PCB设计时为 了防止反射就要考虑阻抗匹配，但由于PCB的加工工艺限制了阻抗 的连续性而仿真又仿不到，在原理图的设计时怎样来考虑这个问题？ 另外关于IBIS模型，不知在那里能提供比较准确的IBIS模型库。我 们从网上下载的库大多数都不太准确，很影响仿真的参考性。答：在设计高速高密度PCB时，串扰(crosstalk interference确 实是要特别注意的，因为它对时序(timing)与信号完整性(signal integrity)有很大的影响。以下提供几个注意的地方：1.控制走线特 性阻抗的连续与匹配。 2.走线间距的大小。一般常看到的间距为两 倍线宽。可以透过仿真来知道走线间距对时序及信号完整性的影响， 找出可容忍的最小间距。不同芯片信号的结果可能不同。 3.选择适 当的端接方式。 4.避免上下相邻两层的走线方向相同，甚至有走线 正好上下重迭在一起，因为这种串扰比同层相邻走线的情形还大。 5. 利用盲埋孔(blind/buried via来增加走线面积。但是PCB板的制作成 本会增加。在实际执行时确实很难达到完全平行与等长，不过还是要 尽量做到。除此以外，可以预留差分端接和共模端接，以缓和对时序 与信号完整性的影响。在设计高速PCB电路时，阻抗匹配是设计的要素之一。而阻抗 值跟走线方式有绝对的关系，例如是走在表面层(microstrip)或内层 (stripline/double stripline),与参考层(电源层或地层)的距离，走线宽 度， PCB 材质等均会影响走线的特性阻抗值。也就是说要在布线后 才能确定阻抗值。一般仿真软件会因线路模型或所使用的数学算法的 限制而无法考虑到一些阻抗不连续的布线情况，这时候在原理图上只 能预留一些terminators(端接)，如串联电阻等，来缓和走线阻抗不连 续的效应。真正根本解决问题的方法还是布线时尽量注意避免阻抗不 连续的发生。IBIS模型的准确性直接影响到仿真的结果基本上IBIS 可看成是实际芯片I/O buffer等效电路的电气特性资料，一般可由 SPICE模型转换而得(亦可采用测量，但限制较多)，而SPICE的 资料与芯片制造有绝对的关系，所以同样一个器件不同芯片厂商提 供，其SPICE的资料是不同的，进而转换后的IBIS模型内之资料也 会随之而异。也就是说，如果用了A厂商的器件，只有他们有能力 提供他们器件准确模型资料，因为没有其它人会比他们更清楚他们的 器件是由何种工艺做出来的。如果厂商所提供的BIS不准确，只能 不断要求该厂商改进才是根本解决之道。三、在高速PCB设计时我们使用的软件都只不过是对设置好的 EMC、EMI规则进行检查，而设计者应该从那些方面去考虑EMC、 EMI的规则？怎样设置规则？在pcb上靠近平行走高速差分信号线 对的时候，在阻抗匹配的情况下，由于两线的相互耦合，会带来很多 好处。但是有观点认为这样会增大信号的衰减，影响传输距离，为什 么？我在一些大公司的评估板上看到高速布线有的尽量靠近且平行， 而有的却有意的使两线距离忽远忽近，哪一种效果会更好？我的信号1GHz 以上，阻抗为50欧姆。在用软件计算时，差分线对也是以50 欧姆来计算吗？还是以100 欧姆来算？接收端差分线对之间可否加 一匹配电阻？答：一般EMI/EMC设计时需要同时考虑辐射(radiated)与传导 (conducted)两个方面.前者归属于频率较高的部分(30MHz)后者则 是较低频的部分(30MHz).所以不能只注意高频而忽略低频的部分 一个好的EMI/EMC设计必须一开始布局时就要考虑到器件的位置 PCB迭层的安排，重要联机的走法，器件的选择等，如果这些没有事 前有较佳的安排, 事后解决则会事倍功半, 增加成本. 例如时钟产生 器的位置尽量不要靠近对外的连接器, 高速信号尽量走内层并注意 特性阻抗匹配与参考层的连续以减少反射, 器件所推的信号之斜率 (slew rate)尽量小以减低高频成分选择去耦合(decoupling/bypass) 电容时注意其频率响应是否符合需求以降低电源层噪声. 另外, 注意 高频信号电流之回流路径使其回路面积尽量小(也就是回路阻抗 loop impedance尽量小)以减少辐射.还可以用分割地层的方式以控制高 频噪声的范围.最后，适当的选择PCB与外壳的接地点(chassis ground)。会使高频信号能量衰减的原因一是导体本身的电阻特性 (conductor loss),包括集肤效应(skin effect),另一是介电物质的 dielectric loss。 这两种因子在电磁理论分析传输线效应 (transmission line effect)时，可看出他们对信号衰减的影响程度。 差分线的耦合是会影响各自的特性阻抗, 变的较小, 根据分压原理 (voltage divider)这会使信号源送到线上的电压小一点。至于，因耦 合而使信号衰减的理论分析我并没有看过, 所以我无法评论。 对差 分对的布线方式应该要适当的靠近且平行。 所谓适当的靠近是因为 这间距会影响到差分阻抗(differential impedance)的值，此值是设计 差分对的重要参数。 需要平行也是因为要保持差分阻抗的一致性。 若两线忽远忽近，差分阻抗就会不一致就会影响信号完整性(signal integrity)及时间延迟(timing delay)。差分阻抗的计算是2(Z11 - Z12),其中，Z11是走线本身的特性阻抗Z12是两条差分线间因为耦 合而产生的阻抗, 与线距有关。 所以, 要设计差分阻抗为100欧姆 时, 走线本身的特性阻抗一定要稍大于50欧姆。 至于要大多少, 可 用仿真软件算出来。 接收端差分线对间的匹配电阻通常会加, 其值 应等于差分阻抗的值。 这样信号品质会好些。四、PCB设计如何避免高频干扰？PCB设计中如何解决高速布 线与EMI的冲突？若干PCB组成系统，各板之间的地线应如何连 接？ PCB 设计中差分信号线中间可否加地线？1，避免高频干扰的基本思路是尽量降低高频信号电磁场的干扰， 也就是所谓的串扰（Crosstalk）。可用拉大高速信号和模拟信号之间的距离，或加ground guard/shunt traces 在模拟信号旁边。还要注意数字地对模拟地的噪声干扰。2，因EMI所加的电阻电容或ferrite bead，不能造成信号的一 些电气特性不符合规范。所以， 最好先用安排走线和PCB叠层的技巧来解决或减少EMI的问题， 如高速信号走内层。最后才用电阻电容或ferrite bead 的方式， 以降低对信号的伤害。3，各个 PCB 板子相互连接之间的信号或电源在动作时，例如 A板子有电源或信号送到B板子，一定会有等量的电流从地层流回到A板子（此为Kirchoff current law。这 地层上的电流会找阻抗最小的地方流回去。所以，在各个不管是电源或信号相互连接的接口处，分配 给地层的管脚数不能太少，以降低阻抗，这样可以降低地层上的噪声。另外，也可以分析整个电流环路， 尤其是电流较大的部分，调整地层或地线的接法，来控制电流的走法（例如，在某处制造低阻抗，让大部 分的电流从这个地方走），降低对其它较敏感信号的影响。4，差分信号中间一般是不能加地线。因为差分信号的应用原理 最重要的一点便是利用差分信号间相互耦合(coupling)所带来的好处，如flux cancellation,抗噪声(noise immunity)能力等。若在中间加地线，便会破坏耦合效应五、PCB设计时，为何要铺铜？在做pcb板的时候，为了减小 干扰，地线是否应该构成闭和形式？ 在PCB设计中，通常将地线又 分为保护地和信号地；电源地又分为数字地和模拟地，为什么要对地 线一般铺铜有几个方面原因：1, EMC.对于大面积的地或电源铺铜，会起到屏蔽作用，有些 特殊地，如 PGND 起到防护作用。2, PCB工艺要求。一般为了保证电镀效果，或者层压不变形， 对于布线较少的 PCB 板层铺铜。3, 信号完整性要求，给高频数字信号一个完整的回流路径，并 减少直流网络的布线。4, 当然还有散热,特殊器件安装要求铺铜等等原因。在做 PCB 板的时候,一般来讲都要减小回路面积,以便减少干 扰,布地线的时候,也不应布成闭合形式,而是布成树枝状较好,还有就是要尽可能增大地的面积。划分地的目的主要是出于EMC的考虑，担心数字部分电源和地 上的噪声会对其它信号,特别是模拟信号通过传导途径有干扰。至于信号的和保护地的划分,是因为EMC 中 ESD 静放电的考虑,类似于我们生活中避雷针接地的作用。无论怎样分,最终的大地只有一个。只是 噪声泻放途径不同而已。