可编程逻辑器剖析

可编程逻辑器剖析第二章第二章 PLDPLD硬件特性与编程技术硬件特性与编程技术可编程逻辑器剖析 可编程逻辑器件可编程逻辑器件PLD（Programmable Logic Device）是从）是从20世纪世纪70年代发展起来的一种允许用户配年代发展起来的一种允许用户配置的集成逻辑器件。可编程器件置的集成逻辑器件。可编程器件PLD与专用集成电路与专用集成电路ASIC（Application Specific IC）相比较，因其具有成）相比较，因其具有成本低、使用灵活、设计周期短、可靠性高等特点，是一种本低、使用灵活、设计周期短、可靠性高等特点，是一种半定制集成电路，极大促进数字集成电路的发展。半定制集成电路，极大促进数字集成电路的发展。可编程逻辑器件可编程逻辑器件PLD经历了从逻辑规模比较小的简经历了从逻辑规模比较小的简单单PLD（PROM、PLA、PAL、GAL）到采用大规模集）到采用大规模集成电路技术的复杂成电路技术的复杂PLD的发展进程，在结构、工艺、集的发展进程，在结构、工艺、集成度、速度和性能等方面都得到极大的提高。成度、速度和性能等方面都得到极大的提高。目前，应用最广泛的目前，应用最广泛的PLD主要是以乘积项结构方式构成逻辑行主要是以乘积项结构方式构成逻辑行为的复杂可编程器件为的复杂可编程器件CPLD（Complex Programmable Logic Device）和以查表法结构方式构成逻辑结构行为的现场可编程门阵）和以查表法结构方式构成逻辑结构行为的现场可编程门阵列列FPGA（Field Programmable Gate Array）。）。可编程逻辑器剖析2.1 PLD概述概述与中、小规模集成电路比：与中、小规模集成电路比：PLD具有集成度高、速度快、功耗小和可靠性具有集成度高、速度快、功耗小和可靠性高、高、EDA软件自动化程度高等优点；软件自动化程度高等优点；与专用集成电路与专用集成电路ASIC比：比：PLD具有研制周期短、先期投资少、无开发风具有研制周期短、先期投资少、无开发风险、修改方便和小批量生产成本低等优点。险、修改方便和小批量生产成本低等优点。1995年年PLD销售额占销售额占IC市场的市场的40，其集成度每，其集成度每年以年以35的速度递增，而成本以每年的速度递增，而成本以每年40的速度降低。的速度降低。可编程逻辑器剖析2.1 PLD概述概述 数字电路系统是由基本门构成的，包含有数字电路系统是由基本门构成的，包含有两类数字电路：两类数字电路：一类是组合逻辑电路一类是组合逻辑电路:其特点是任一时刻的输出信号状态仅取决其特点是任一时刻的输出信号状态仅取决于当前的输入信号状态；于当前的输入信号状态；另一类是时序电路另一类是时序电路:它由组合逻辑电路和存储逻辑电路两部分它由组合逻辑电路和存储逻辑电路两部分组成。其特点是任一时刻的输出信号状态不仅组成。其特点是任一时刻的输出信号状态不仅取决于当时的输入信号状态，而且还取决于电取决于当时的输入信号状态，而且还取决于电路原来的信号状态。路原来的信号状态。可编程逻辑器剖析 在数字系统中，根据布尔代数的知识，可在数字系统中，根据布尔代数的知识，可知任何组合逻辑函数都可以用与或表达形式知任何组合逻辑函数都可以用与或表达形式描述，也即可用描述，也即可用“与门与门-或门或门”两种基本门电两种基本门电路实现任何组合逻辑电路，而任何时序逻辑路实现任何组合逻辑电路，而任何时序逻辑电路又都是由组合逻辑电路加上存储元件电路又都是由组合逻辑电路加上存储元件（触发器、锁存器）构成的。（触发器、锁存器）构成的。可编程逻辑器剖析可编程电路结构可编程电路结构 由输入处理电路、与阵列、或阵列、输出处理电路等四种功由输入处理电路、与阵列、或阵列、输出处理电路等四种功能部分组成，其基本结构如图能部分组成，其基本结构如图2-1所示。所示。输入输入处理处理电路电路输出输出处理处理电路电路与与阵阵列列或或阵阵列列图图2-1 简单简单PLD的基本结构的基本结构输输入入输输出出可编程逻辑器剖析 与阵列和或阵列与阵列和或阵列 是电路的主体，其功能主要是用来实现组合逻辑函数。是电路的主体，其功能主要是用来实现组合逻辑函数。输入处理电路输入处理电路 是由输入缓冲器组成，其功能主要是使输入信号具有足是由输入缓冲器组成，其功能主要是使输入信号具有足够的驱动能力并产生输入变量的原变量以及反变量两个互补够的驱动能力并产生输入变量的原变量以及反变量两个互补的信号。的信号。输出处理电路输出处理电路 主要是由三态门寄存器组成，其功能主要是提供不同的输主要是由三态门寄存器组成，其功能主要是提供不同的输出方式，可以由或阵列直接输出（组合方式），也可以通过出方式，可以由或阵列直接输出（组合方式），也可以通过寄存器输出（时序方式）。寄存器输出（时序方式）。可编程电路结构可编程电路结构可编程逻辑器剖析一一.PLD的发展过程：的发展过程：70年代初年代初 PROM(Programmable Read Only Memory可编程只读存储可编程只读存储器器)是最早出现的可编程逻辑器件。是最早出现的可编程逻辑器件。70年代中年代中AMD公司推出了可编程逻辑阵列公司推出了可编程逻辑阵列(PLA-Programmable Logic Array)器件。器件。可编程逻辑器剖析70年代末美国年代末美国MMI公司公司(Monolithic Memories Inc,单片存储器公司单片存储器公司)率先推出了可编程阵列逻辑率先推出了可编程阵列逻辑(PAL-Programmable Array Logic)器件。器件。是第一个得到普遍应用的可编程逻辑器件。是第一个得到普遍应用的可编程逻辑器件。80年代初年代初Lattice公司发明了通用阵列逻辑公司发明了通用阵列逻辑(GAL-Generic Array Logic)器件。器件。GAL比比PAL使用更加灵活使用更加灵活,它可以取代大部分它可以取代大部分SSI、MSI和和PAL器件器件,所以在所以在20世纪世纪80年代得到广泛应用。年代得到广泛应用。可编程逻辑器剖析80年代中年代中Altera公司推出了一种新型的可擦除、公司推出了一种新型的可擦除、可编程逻辑器件可编程逻辑器件(EPLD-Erasable Programmable Logic Device)。它采用它采用CMOS和和UVEPROM工艺制作工艺制作,集成度比集成度比PAL和和GAL高得多高得多,设计也更加灵活设计也更加灵活,但内部互连能力比但内部互连能力比较弱。较弱。1985年年Xilinx公司首家推出了现场可编程逻辑公司首家推出了现场可编程逻辑(FPGA-Field Programmable Gate Array)器件。器件。80年代末年代末Lattice公司提出了在系统可编程技术公司提出了在系统可编程技术,并并相继推出了一系列具备在系统可编程能力的复杂可编程逻相继推出了一系列具备在系统可编程能力的复杂可编程逻辑器件辑器件(CPLD-Complex PLD)。可编程逻辑器剖析90年代至今高密度年代至今高密度CPLD、FPGA在生产工艺、在生产工艺、器件的编程和测试技术等方面都有了飞速发展。并在器件的编程和测试技术等方面都有了飞速发展。并在现代电子系统设计中得到了相当广泛的应用。现代电子系统设计中得到了相当广泛的应用。可编程逻辑器剖析 二二.PLD的分类的分类1从结构的复杂程度分类从结构的复杂程度分类 可分为低密度可编程逻辑器件可分为低密度可编程逻辑器件(LDPLD)和高密度可编程逻辑和高密度可编程逻辑器件器件(HDPLD)两类。两类。1）LDPLD主要指早期发展起来的主要指早期发展起来的PLD,它包括它包括PROM、PLA、PAL和和GAL四种四种,其集成密度一般小于其集成密度一般小于700门门/片片。（这里的门。（这里的门是指是指PLD等效门）等效门）PLD的分类方法较多，也不统一，下面简单介绍的分类方法较多，也不统一，下面简单介绍3种。种。可编程逻辑器剖析 2）HDPLD包括包括CPLD和和FPGA,其集成密度大其集成密度大于于700门门/片。片。如如Altera公司的公司的EPM9560,其密度为其密度为12000门门/片片.Lattice公司的公司的pLSI/ispLSI3320为为14000门门/片片.Xilinx公司的公司的XC4020为为20000门门/片片,等等。等等。目前集成度最高的目前集成度最高的HDPLD可达可达400万门万门/片。片。可编程逻辑器剖析可编程逻辑器件按编程方式分为两类可编程逻辑器件按编程方式分为两类:1）一次性编程）一次性编程(One Time Programmable,简称简称OTP)器件器件;OTP器件只允许对器件编程一次器件只允许对器件编程一次,编程后不能修改编程后不能修改,其优点是集其优点是集成度高、工作频率和可靠性高、抗干扰性强。一次可编程的典成度高、工作频率和可靠性高、抗干扰性强。一次可编程的典型产品是型产品是PROM、PAL和熔丝型和熔丝型FPGA 2）优点是可多次修改设计优点是可多次修改设计,特别适合特别适合于系统样机的研制。擦写次数可达上千次，采用于系统样机的研制。擦写次数可达上千次，采用SRAM结构，结构，可无限次编程。可无限次编程。2从可编程特性上分类从可编程特性上分类可编程逻辑器剖析 可编程逻辑器件的编程信息均存储在可编程元可编程逻辑器件的编程信息均存储在可编程元件中。根据各种可编程元件的结构及编程方式件中。根据各种可编程元件的结构及编程方式,可编程可编程逻辑器件通常又可以分为五类逻辑器件通常又可以分为五类:采用一次性编程的熔丝元件的可编程器件采用一次性编程的熔丝元件的可编程器件3.从可编程器件的编程元件上分类从可编程器件的编程元件上分类字线字线VEEX编程时，位编程时，位线须加高压线须加高压20v位线位线可编程逻辑器剖析 EPROM浮栅管DS浮置栅SiO2PPNDS反熔丝（低阻）元件的可编程器件（反熔丝（低阻）元件的可编程器件（为为OTP型）型）采用紫外线擦除、电可编程元件采用紫外线擦除、电可编程元件,即采用即采用EPROM工艺工艺结构的可编程器件。结构的可编程器件。反熔丝元件场氧化物扩散层介质多晶硅1.2 m编程时须加中编程时须加中压压18v，击穿介，击穿介质层，使节点质层，使节点联通。联通。可编程逻辑器剖析基于静态存储器基于静态存储器SRAM结构的编程器件结构的编程器件-系统断电后系统断电后,编程信息会丢失编程信息会丢失。采用电擦除、电可编程元件采用电擦除、电可编程元件EEPROM 工艺结构的工艺结构的可编程器件可编程器件;EPROM管管NN控制栅 G1（多晶体）浮栅G2（多晶体）隧道区（SiO2极薄层）SiO2PD1S1数据读或写VQQROMROM结构的器件，掉电后信结构的器件，掉电后信息不会丢失，因为是利用其息不会丢失，因为是利用其物理结构保存信息物理结构保存信息FLASH型：用工作电压编程和擦除，速度快、掉电信型：用工作电压编程和擦除，速度快、掉电信息不丢失，使用广泛。息不丢失，使用广泛。可编程逻辑器剖析2.2 低密度低密度PLD可编程原理可编程原理 简单简单PLD逻辑规模较小，只能实现通用逻辑规模较小，只能实现通用数字逻辑电路，结构上由简单的数字逻辑电路，结构上由简单的“与与-或或”门门阵列和输入输出单元组成，常见的简单阵列和输入输出单元组成，常见的简单PLD有有PROM、PLA、PAL、GAL等。等。常用逻辑门符号和国标逻辑门符号见课常用逻辑门符号和国标逻辑门符号见课本图本图2-3所示。所示。一般由于一般由于PLD的特殊而复杂的结构，采的特殊而复杂的结构，采用约定的符号简化表示。用约定的符号简化表示。可编程逻辑器剖析（a）（b）（c）PLD阵列线连接表示和逻辑图形符号阵列线连接表示和逻辑图形符号AAA（d）ABCDY=ACD（e）（f）ABCDY=A+B+D十字交叉线表示两条线未连接 交叉线的交叉点处打上黒实点 在交叉线的交叉点上打叉，表示该点是个可编程点 是互补输出的缓冲器 多输入端与门 多输入端或门 可编程逻辑器剖析1、可编程只读存储器可编程只读存储器PROM（Programmable Read Only Memory）ROM器件由地址译码部分、器件由地址译码部分、ROM单元部分和单元部分和输出缓冲部分构成。输出缓冲部分构成。地址译码部分完成地址译码部分完成PROM存储阵列的行的选择，存储阵列的行的选择，是逻辑与的运算，即把是逻辑与的运算，即把PROM的地址译码器的地址译码器 看成是看成是一个与阵列。一个与阵列。N个输入量经过不可编程的与阵列产个输入量经过不可编程的与阵列产生生2n个最小项（乘积项）地址。个最小项（乘积项）地址。存储单元阵列的输出，是一个或门阵列，产生存储单元阵列的输出，是一个或门阵列，产生m个输出函数，个输出函数，m就是就是PROM的输出数据宽度，或的输出数据宽度，或门阵列式可编程的。运算关系见课本。门阵列式可编程的。运算关系见课本。可编程逻辑器剖析 在在PROM中，与门阵列固定，或门阵列可编程，中，与门阵列固定，或门阵列可编程，PROM只能实现组合逻辑电路；在组合逻辑函数的输入变量增多时，只能实现组合逻辑电路；在组合逻辑函数的输入变量增多时，PROM的存储单元利用率比较低；的存储单元利用率比较低；PROM的与阵列采用的是的与阵列采用的是全译码，产生了全部最小项；全译码，产生了全部最小项；PROM是采用熔丝工艺，只可是采用熔丝工艺，只可一次性编程使用。一次性编程使用。半加器例题见课本。半加器例题见课本。PROM阵列结构阵列结构A0A1A3Y0Y1Y2可编程逻辑器剖析2、可编程逻辑阵列、可编程逻辑阵列PLA（Programmable Logic Array）。）。由于由于PROM在组合逻辑函数的输入变量增多时在组合逻辑函数的输入变量增多时PROM的存储单元利用率大大降低，的存储单元利用率大大降低，PROM与阵列式与阵列式全译码器，产生全部最小项，而实际应用时，绝大多全译码器，产生全部最小项，而实际应用时，绝大多数组合逻辑函数并不需要所有的最小项，所以数组合逻辑函数并不需要所有的最小项，所以PLA对对PROM进行了改进，其与阵列和或阵列都可编程。任进行了改进，其与阵列和或阵列都可编程。任何组合函数都可以采用何组合函数都可以采用PLA来实现。来实现。PLA由于与阵列不采用全译码方式，所以标准与由于与阵列不采用全译码方式，所以标准与或表达式不适用，需要把逻辑函数化简成最简的与或或表达式不适用，需要把逻辑函数化简成最简的与或表达式，然后通过可编程的与阵列构成与项，用可编表达式，然后通过可编程的与阵列构成与项，用可编程的或阵列构成与项的或运算，在多个输出时要尽量程的或阵列构成与项的或运算，在多个输出时要尽量利用公共的与项，提高阵列利用率。利用公共的与项，提高阵列利用率。可编程逻辑器剖析 可编程逻辑阵列可编程逻辑阵列PLA是对是对PROM进行改进而产生的。在进行改进而产生的。在PLA中，与门阵列和或门阵列都是可编程。虽然中，与门阵列和或门阵列都是可编程。虽然PLA的存储的存储单元利用率相对较高，但是其与阵列和或阵列都是可编程，单元利用率相对较高，但是其与阵列和或阵列都是可编程，造成软件算法复杂，运行速度大幅下降；并且该器件依然是造成软件算法复杂，运行速度大幅下降；并且该器件依然是采用熔丝工艺，只可一次性编程使用。采用熔丝工艺，只可一次性编程使用。PLA阵列结构A0A1A3Y0Y1Y2可编程逻辑器剖析3、可编程阵列逻辑、可编程阵列逻辑PAL(Programmable Array Logic)器件。器件。PLA由于与阵列、或阵列都可编程，造成软件算由于与阵列、或阵列都可编程，造成软件算法过于复杂，运行速度下降，人们设计了与门阵列可法过于复杂，运行速度下降，人们设计了与门阵列可编程或门阵列固定的编程或门阵列固定的PAL，避免了，避免了PLA存在的一些问存在的一些问题，运行速度有所提高，各个逻辑函数简化，不必考题，运行速度有所提高，各个逻辑函数简化，不必考虑公共乘积项，送到或门的乘积项数目固定，大大简虑公共乘积项，送到或门的乘积项数目固定，大大简化算法，使得输出的乘积项为有限。化算法，使得输出的乘积项为有限。可编程逻辑器剖析 在在PAL中与门阵列是可编程的，而或阵列是固定的。虽中与门阵列是可编程的，而或阵列是固定的。虽PAL具有多种输出和反馈结构，为逻辑设计提供一定的灵活具有多种输出和反馈结构，为逻辑设计提供一定的灵活性，但是不同的性，但是不同的PAL器件具有独立的、单一性的输出结构，器件具有独立的、单一性的输出结构，从而造成从而造成 PAL器件的通用性比较差；此外，器件的通用性比较差；此外，PAL器件仍采用器件仍采用熔丝工艺，只可一次性编程使用。熔丝工艺，只可一次性编程使用。PAL阵列结构阵列结构A0A1A3Y0Y1Y2可编程逻辑器剖析下面以一个简单的电路为例下面以一个简单的电路为例,具体说明具体说明PLD是如何利是如何利用以上结构实现可编程逻辑功能的：用以上结构实现可编程逻辑功能的：AAABBBCCCDDDf1f2fDCBADACfff21可编程逻辑器剖析含有寄存器、反馈的含有寄存器、反馈的I/O结构：结构：三态输出：三态输出：OE=1允许输出允许输出OE=0输出高阻，输出高阻，可以输入可以输入输入行IDCKOEQ1 1内部反馈内部反馈0 0管脚输入管脚输入可编程逻辑器剖析4、通用逻辑阵列、通用逻辑阵列GAL（Generic Array Logic）器件）器件 GAL在阵列结构上保留了在阵列结构上保留了PAL的与阵列可编程、的与阵列可编程、或阵列固定的结构。或阵列固定的结构。GAL首次采用了首次采用了CMOS工艺，工艺，使得使得GAL具有可以反复擦除和改写的功能，彻底克具有可以反复擦除和改写的功能，彻底克服了熔丝型可编程器件的只能一次可编程问题。在服了熔丝型可编程器件的只能一次可编程问题。在GAL的输出结构上采用输出逻辑宏单元的输出结构上采用输出逻辑宏单元OLMC（Output Logic Macro Cell）电路，而输出逻辑）电路，而输出逻辑宏单元宏单元OLMC设有多种组态，可配置成专用组合输设有多种组态，可配置成专用组合输入、专用组合输出、组合输出双向口、寄存器输出、入、专用组合输出、组合输出双向口、寄存器输出、寄存器输出双向口等等，从而为逻辑设计提供了更寄存器输出双向口等等，从而为逻辑设计提供了更大的灵活性。大的灵活性。可编程逻辑器剖析2.3 CPLD的基本结构与可编程原理的基本结构与可编程原理 CPLD复杂可编程逻辑器件，是在复杂可编程逻辑器件，是在20世纪世纪80年代中期从年代中期从PAL和和GAL器件发展出来的器器件发展出来的器件，其结构与件，其结构与PAL和和GAL器件基本相同，由器件基本相同，由可编程的与阵列、固定的或阵列、输入处理可编程的与阵列、固定的或阵列、输入处理电路和输出处理电路组成。但是电路和输出处理电路组成。但是CPLD扩充扩充了一个全局共享的可编程与阵列，把多个宏了一个全局共享的可编程与阵列，把多个宏单元连接起来，并增加了单元连接起来，并增加了I/O控制模块的数量控制模块的数量和功能。和功能。可编程逻辑器剖析MAX7000S系列器件结构系列器件结构 主要包含五个主要部分：主要包含五个主要部分：逻辑阵列块逻辑阵列块LAB（Logic Array Blocks）、）、宏单元（宏单元（Macrocells），），扩展乘积项扩展乘积项EPT（Expander Product Term）、）、可编程连线阵列可编程连线阵列PIA（Programmable Interconnect Array）I/O控制块控制块IOC（I/O Control Blocks），），可编程逻辑器剖析逻辑块可编程内连线I/O逻 辑 块逻 辑 块逻 辑 块逻 辑 块I/O逻 辑 块逻 辑 块逻 辑 块逻 辑 块 CPLD整体结构整体结构特点：特点：1）逻辑块大、）逻辑块大、功能强功能强2）逻辑块的数）逻辑块的数量少。量少。可编程逻辑器剖析INPUT/GCLK1INPUT/OE2/GCLKnINPUT/OE1616个个I/O引脚引脚616个个I/O引脚引脚616个个I/O引脚引脚宏单元宏单元116宏单元宏单元3348宏单元宏单元1732宏单元宏单元4964616个个I/O引脚引脚I/O控制控制块块I/O控制控制块块I/O控制控制块块I/O控制控制块块616616616616616616616616166166166166161616163636363666666个输出使能个输出使能6个输出使能个输出使能PIAINPUT/GCLKnLABMAX7000S系列器件的内部结构系列器件的内部结构可编程逻辑器剖析1逻辑阵列块逻辑阵列块LAB（Logic Array Blocks）MAX7000S结构主要是有多个相互关联的逻辑阵列块结构主要是有多个相互关联的逻辑阵列块LAB构构成的，每个逻辑阵列块成的，每个逻辑阵列块LAB都是由都是由16个宏单元个宏单元（Macrocells）阵列构成。多个逻辑阵列块）阵列构成。多个逻辑阵列块LAB是通过可是通过可编程连线阵列编程连线阵列PIA连接在一起的，而对于可编程连线阵列连接在一起的，而对于可编程连线阵列PIA，这个全局总线包括所有的专用输入、，这个全局总线包括所有的专用输入、I/O引脚和宏单元引脚和宏单元的信号引线。的信号引线。u对于每个逻辑阵列块对于每个逻辑阵列块LAB都有如下的输入信号：都有如下的输入信号：1）来自通用逻辑输入的）来自通用逻辑输入的PIA的的36个信号。个信号。2）用于寄存器辅助功能的全局控制信号。）用于寄存器辅助功能的全局控制信号。3）用于）用于I/O引脚到寄存器的直接输入通道。引脚到寄存器的直接输入通道。可编程逻辑器剖析2.宏单元（宏单元（Macrocells）宏单元（宏单元（Macrocell）是）是MAX7000S系列器件的具系列器件的具体逻辑单元，是由逻辑阵列、乘积项选择矩阵和可体逻辑单元，是由逻辑阵列、乘积项选择矩阵和可编程寄存器等三个功能块构成。其中逻辑阵列是实编程寄存器等三个功能块构成。其中逻辑阵列是实现组合逻辑的，每个逻辑阵列可以给每个宏单元提现组合逻辑的，每个逻辑阵列可以给每个宏单元提供五个乘积项；通过乘积项选择矩阵分配这些乘积供五个乘积项；通过乘积项选择矩阵分配这些乘积项作为主要逻辑输入（如作为或门和异或门逻辑输项作为主要逻辑输入（如作为或门和异或门逻辑输入）以实现组合逻辑函数功能，或者是把这些乘积入）以实现组合逻辑函数功能，或者是把这些乘积项作为宏单元中的寄存器的辅助输入（清零、置位、项作为宏单元中的寄存器的辅助输入（清零、置位、时钟和时钟的使能）。时钟和时钟的使能）。可编程逻辑器剖析乘积项乘积项选择选择矩阵矩阵共享逻辑扩展项共享逻辑扩展项16个扩展个扩展项乘积项项乘积项36个个PIA信号线信号线逻辑阵列逻辑阵列并联逻辑扩展项并联逻辑扩展项（来自其他宏单元）（来自其他宏单元）全局全局清除清除全局全局时钟时钟2清除清除选择选择时钟时钟/使使能选择能选择Ucc到到PIA来自来自I/O引脚引脚快速输快速输入选择入选择可编程寄存器可编程寄存器寄存器寄存器旁路旁路到到I/O控制块控制块DPRNCLRNENAMAX7000S系列器件的宏单元的结构系列器件的宏单元的结构可编程逻辑器剖析3.扩展乘积项扩展乘积项EPT（Expander Product Terms）在在MAX7000S结构中有两种扩展乘积项结构中有两种扩展乘积项EPT类类型，其一是共享扩展乘积项，其二是并联扩展乘积型，其一是共享扩展乘积项，其二是并联扩展乘积项。项。MAX7000S结构允许利用共享扩展乘积项或并结构允许利用共享扩展乘积项或并联扩展乘积项作为附加的乘积项直接送到同一逻辑联扩展乘积项作为附加的乘积项直接送到同一逻辑阵列块的任一宏单元中，这样就可以利用扩展乘积阵列块的任一宏单元中，这样就可以利用扩展乘积项实现单个宏单元不能是完成的复杂函数。项实现单个宏单元不能是完成的复杂函数。可编程逻辑器剖析（1）共享扩展项（）共享扩展项（Shareable Expanders）共享扩展项就是由每个宏单元提供一个未使用的共享扩展项就是由每个宏单元提供一个未使用的乘积项，并将它们反向后反馈到逻辑阵列块中，每个逻乘积项，并将它们反向后反馈到逻辑阵列块中，每个逻辑阵列块辑阵列块LAB有有16个共享扩展项。每个共享扩展项都个共享扩展项。每个共享扩展项都可以被逻辑阵列块可以被逻辑阵列块LAB内任何一个宏单元或全部宏单元内任何一个宏单元或全部宏单元使用和共享，以便实现复杂的逻辑函数功能。下图表示使用和共享，以便实现复杂的逻辑函数功能。下图表示出共享扩展项是如何馈送到多个宏单元的。出共享扩展项是如何馈送到多个宏单元的。可编程逻辑器剖析乘积项乘积项选择矩阵选择矩阵宏单元乘宏单元乘积项逻辑积项逻辑16个共享个共享扩展项扩展项36个个PIA信号线信号线宏单元乘宏单元乘积项逻辑积项逻辑利用共享扩展项实现多个宏单元之间的连接利用共享扩展项实现多个宏单元之间的连接可编程逻辑器剖析 并联扩展项是指宏单元中没有被使用的乘积项，并联扩展项是指宏单元中没有被使用的乘积项，将这些乘积项分配到邻近的宏单元去以实现复杂的将这些乘积项分配到邻近的宏单元去以实现复杂的逻辑函数功能。逻辑函数功能。下图表示并联扩展项是如何从邻近下图表示并联扩展项是如何从邻近的宏单元借用的。的宏单元借用的。使用并联扩展项，允许最多使用并联扩展项，允许最多20个乘积项直接送个乘积项直接送到宏单元的到宏单元的“或或”逻辑，其中逻辑，其中5个乘积项有宏单元个乘积项有宏单元本身提供，本身提供，15个并联扩展项是从同一个个并联扩展项是从同一个 LAB中相中相邻的宏单元借用的。当需要并联扩展时，邻的宏单元借用的。当需要并联扩展时，“或或”逻逻辑的输出通过一个选择分频器，送往下一个宏单元辑的输出通过一个选择分频器，送往下一个宏单元的并联扩展的并联扩展“或或”逻辑输入端。逻辑输入端。（2）并联扩展项（）并联扩展项（Parallel Expanders）可编程逻辑器剖析16个共享扩展项个共享扩展项36个个PIA信号线信号线到下一个宏单元到下一个宏单元来自上一个宏单元来自上一个宏单元PresetPresetClockClockClearClear宏单元乘宏单元乘积项逻辑积项逻辑乘积乘积项选项选择矩择矩阵阵乘积乘积项选项选择矩择矩阵阵宏单元乘宏单元乘积项逻辑积项逻辑利用并联扩展项实现多个宏单元之间的连接利用并联扩展项实现多个宏单元之间的连接可编程逻辑器剖析 通过可编程连线阵列通过可编程连线阵列PIA（Programmable Interconnect Array），可以把不同的逻辑阵列块），可以把不同的逻辑阵列块相互连接，以实现用户所需要的逻辑功能。通过对相互连接，以实现用户所需要的逻辑功能。通过对可编程连线阵列可编程连线阵列PIA合适编程，就可以把器件中的合适编程，就可以把器件中的任何信号连接到其目的地上。所有的任何信号连接到其目的地上。所有的MAX7000S器器件的专用输入、件的专用输入、I/O引脚和宏单元输出都是连接到可引脚和宏单元输出都是连接到可编程连线阵列编程连线阵列PIA，而通过可编程连线阵列，而通过可编程连线阵列PIA能够能够有把这些信号送到整个器件内的任何地方。只有每有把这些信号送到整个器件内的任何地方。只有每个逻辑阵列块需要的信号才布置从可编程连线阵列个逻辑阵列块需要的信号才布置从可编程连线阵列PIA到逻辑阵列块到逻辑阵列块LAB的连线。的连线。4.可编程连线阵列可编程连线阵列PIA可编程逻辑器剖析到LABEEPROM单元PIA信号图2-10 PIA连接到LAB的方式可编程逻辑器剖析 I/O控制块控制块IOC主要是由三态门和使能控制电路主要是由三态门和使能控制电路构成的，在每个逻辑阵列块构成的，在每个逻辑阵列块LAB和和I/O引脚之间都有引脚之间都有一个一个I/O控制块控制块IOC。I/O控制块控制块IOC允许每个允许每个I/O引引脚被独立配置为输入、输出或双向工作方式。所有脚被独立配置为输入、输出或双向工作方式。所有I/O引脚都有一个三态缓冲器，它的使能端可以受到引脚都有一个三态缓冲器，它的使能端可以受到全局输出使能信号的其中一个使能信号控制，或者全局输出使能信号的其中一个使能信号控制，或者是直接连到地（是直接连到地（GND）或电源（）或电源（VCC）上。）上。5.I/O控制块控制块IOC（I/O Control Blocks）可编程逻辑器剖析VccGND开漏极输出开漏极输出摆率控制摆率控制来自宏单元来自宏单元快速输入宏单元寄存器快速输入宏单元寄存器输入到输入到PIA连接到其他连接到其他I/O引脚引脚PIA6个全局输个全局输出使能信号出使能信号MAX7000S系列器件的系列器件的I/O控制块控制块可编程逻辑器剖析2.4 FPGA的基本结构的基本结构 FPGA现场可编程门阵列，是在现场可编程门阵列，是在20世纪世纪80年代中年代中期出现的一种新型的可编程逻辑器件，期出现的一种新型的可编程逻辑器件，FPGA是由是由掩膜可编程门阵列和简单可编程逻辑器件演变而来掩膜可编程门阵列和简单可编程逻辑器件演变而来的，将他们的特性结合在一起，使得的，将他们的特性结合在一起，使得FPGA既有门既有门阵列的高密度性和通用性，又有可编程器件的用户阵列的高密度性和通用性，又有可编程器件的用户可编程特性。可编程特性。可编程逻辑器剖析 FPGA整体结构整体结构特点：特点：1）逻辑块小、）逻辑块小、功能较少功能较少2）逻辑块的数）逻辑块的数量很多。量很多。CLB可编程开关矩阵可编程输入/输出模块互连资源可编程连线PI可编程逻辑模块CLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLB可编程逻辑器剖析 可配置逻辑块可配置逻辑块CLB是是FPGA的基本逻辑单元，的基本逻辑单元，用于实现用于实现FPGA芯片中的大部分逻辑功能。芯片中的大部分逻辑功能。可配置逻辑块可配置逻辑块CLB内部基本结构如图所示，其内部基本结构如图所示，其主要包括由触发器、逻辑函数发生器、可编程的数主要包括由触发器、逻辑函数发生器、可编程的数据选择器及其他控制电路组成，每个据选择器及其他控制电路组成，每个CLB实现单一实现单一的逻辑功能，多个的逻辑功能，多个CLB以阵列的形式分布在器件的以阵列的形式分布在器件的中部，由中部，由PI相连，实现复杂的逻辑功能。相连，实现复杂的逻辑功能。可配置逻辑块可配置逻辑块CLB可编程逻辑器剖析FPGA的可配置逻辑块的可配置逻辑块(CLB)1.3 个 查 找 表个 查 找 表（LUT），），它们它们用作组合逻辑发用作组合逻辑发生器生器;2.二个二个D触发器触发器 3二组多路选择二组多路选择器。器。简化的简化的FPGA CLB结构结构 G-LUTG4G3G2G1G4G3G2G1G1G4的 组 合 逻 辑功 能GH-LUTGH1FHF,G,H1的 组 合 逻辑 功 能F-LUTF4F3F2F1F4F3F2F1F1F4的 组 合 逻 辑功 能GCLKCESRDCLKCEQYQSRDCLKCEQXQX由 配 置 程 序 控 制 的 多 路选 择 器SRH1DINABY可编程逻辑器剖析 在可配置逻辑块在可配置逻辑块CLB中共有中共有3个逻辑函数发生个逻辑函数发生器，包括两个器，包括两个4输入的逻辑函数发生器（输入的逻辑函数发生器（G-LUT、F-LUT）和一个）和一个3输入的逻辑函数发生器（输入的逻辑函数发生器（H-LUT）。）。这些逻辑函数发生器是采用基于静态随机存储器的这些逻辑函数发生器是采用基于静态随机存储器的查表查表LUT（Look Up Table）结构，如图所示）结构，如图所示4输入输入逻辑函数发生器逻辑函数发生器G-LUT的内部结构。查找表的内部结构。查找表LUT的的工作原理类似于用工作原理类似于用PROM实现多种组合逻辑函数，实现多种组合逻辑函数，其输入等效于其输入等效于PROM的地址码，存储的内容为相应的地址码，存储的内容为相应的逻辑函数取值，通过查找地址表，可得到逻辑函的逻辑函数取值，通过查找地址表，可得到逻辑函数的输出。数的输出。可编程逻辑器剖析161RAMG1G2G3G4G4输入逻辑函数发生器输入逻辑函数发生器G-LUT的内部结构的内部结构可编程逻辑器剖析 在在CLB结构图中，逻辑函数发生器结构图中，逻辑函数发生器G-LUT和和F-LUT各有各有4个独立的输入变量，可分别实现对应个独立的输入变量，可分别实现对应的输入的输入4变量的任意逻辑函数。变量的任意逻辑函数。H-LUT逻辑函数逻辑函数发生器的输入信号是前两个逻辑函数发生器的发生器的输入信号是前两个逻辑函数发生器的输出信号输出信号G和和F，以及信号变换电路的输出，以及信号变换电路的输出H1，它可实现它可实现3输入变量的任意逻辑函数。将输入变量的任意逻辑函数。将3个函个函数发生器组合配置，个数发生器组合配置，个CLB可以完成任意可以完成任意4变变量、量、5变量，最多变量，最多9变量的逻辑函数。变量的逻辑函数。可编程逻辑器剖析FPGA的查找表结构的查找表结构(Look Up Table-LUT)ABCCABBCACBAY真值表真值表输入变量输入变量-作为存储器的地址作为存储器的地址输出函数输出函数-作为存储器中的数据作为存储器中的数据当地址从当地址从000-111时，输出真值表中函数所有取值。时，输出真值表中函数所有取值。81RAM01101100CBA输输出出Yooooooo可编程逻辑器剖析 D3 D2 D1 D0+5V R R R R OE A0 A1 A1 A0 Y0 Y1 Y2 Y3 2线线-4线线 译译码码器器 字线与位线的交点处字线与位线的交点处有二极管相当存储数据有二极管相当存储数据1 1无二极管相当存储数据无二极管相当存储数据0 0当当OE=1时输出为高阻状态时输出为高阻状态000101111101111010001101地地 址址A1A0D3D2D1D0内内 容容当当OE=0时时查找表结构的实现查找表结构的实现可编程逻辑器剖析内部逻辑测试内部逻辑测试JTAG边界扫描测试边界扫描测试 2.5 硬件测试技术硬件测试技术可编程逻辑器剖析 随着可编程逻辑器件应用的日益广泛随着可编程逻辑器件应用的日益广泛,许多许多IC制造厂家涉足制造厂家涉足CPLD/FPGA领域。目前世领域。目前世界上有十几家生产界上有十几家生产CPLD/FPGA的公司的公司,而在而在我国常用的是我国常用的是Altera、Xilinx和和Lattice三家三家主流公司的可编程逻辑器件产品，本节将介主流公司的可编程逻辑器件产品，本节将介绍这三家公司常用的绍这三家公司常用的CPLD和和FPGA器件系列器件系列及其基本特性。及其基本特性。2.6 可编程逻辑器件产品简介可编程逻辑器件产品简介可编程逻辑器剖析2.4.1 Altera系列产品系列产品 Altera是著名的是著名的PLD生产商之一，生产商之一，Altera的的PLD具具有高性能、高集成度和高性价比的优点，并且该公司还有高性能、高集成度和高性价比的优点，并且该公司还提供功能全面的可编程器件开发工具和丰富的提供功能全面的可编程器件开发工具和丰富的IP核、宏核、宏功能库等等，因此功能库等等，因此Altera多年来一直占据着行业领先地多年来一直占据着行业领先地位。位。Altera的的PLD产品包括产品包括Classic系列、系列、MAX（Multiple Array Matrix）系列、）系列、FLEX（Flexible Logic Element Matrix）系列、）系列、APEX（Advanced Logic Element Matrix）系列、系列、ACEX 系列、系列、APEX系列、系列、Cyclone 系列、系列、Stratix系列、系列、MAX系列、系列、Cyclone 系列以及系列以及Stratix系列等系列等等。等。可编程逻辑器剖析 目前，目前，Altera主流的主流的CPLD产品主要是产品主要是MAX系列，而系列，而Altera主流的主流的FPGA产品主要分产品主要分成两类：一类是侧重于低成本应用，容量中等，成两类：一类是侧重于低成本应用，容量中等，性能可以满足一般的逻辑设计要求，如性能可以满足一般的逻辑设计要求，如Cyclone，CycloneII；另一类是侧重于高性能应用，容量；另一类是侧重于高性能应用，容量大，性能能满足各类高端应用，如大，性能能满足各类高端应用，如Startix，StratixII等。等。可编程逻辑器剖析1.MAX系列系列CPLD器件器件 MAX系列CPLD器件适合于通用的、低密度逻辑的应用环境。MAX II系列CPLD器件是所有CPLD系列产品中成本最低、功耗最小和密度最高的器件。可编程逻辑器剖析 该系列器件主要特性是：该系列器件主要特性是：采用了LUT结构，内含Flash，可以实现自动配置；多种电压的I/O接口，可以支持的电压为3.3v/2.5v/1.8v，并且I/O接口PCI兼容；支持内部时钟频率高达300MHz，内置用户非易失性Flash存储器块，通过取代分立式非易失性存储器件以减少芯片数量；器件在工作状态时能够下载第二个设计，可降低远程现场升级的成本；具有灵活的多电压MultiVolt内核，片内电压调整器支持3.3v、2.5v或1.8v多类型电源输入；该系列器件还能够访问JTAG状态机，在逻辑中例化用户功能，可提高单板上不兼容JTAG协议的Flash器件的配置效率。可编程逻辑器剖析2.Cyclone系列系列FPGA器件器件 Cyclone系列FPGA器件适合于低成本、中等密度逻辑的应用环境。该系列器件在300mm晶圆的基础上，采用TSMC90nm低电介工艺技术，从而保证了器件快速和低成本特性。可编程逻辑器剖析 该系列器件主要特性是该系列器件主要特性是：能够提供多达能够提供多达68416个逻辑单元和个逻辑单元和1.1Mb的的嵌入式处理器，并能够提供最多嵌入式处理器，并能够提供最多150个个1818比比特乘法器，因此，该系列器件能够实现复杂的逻特乘法器，因此，该系列器件能够实现复杂的逻辑应用；提供高级外部存储器接口支持，允许开辑应用；提供高级外部存储器接口支持，允许开发人员集成外部单倍数据速率（发人员集成外部单倍数据速率（SDR）、双倍数）、双倍数据速率（据速率（DDR、DDR2、SDRAM）器件以及第二）器件以及第二代四倍数据速率（代四倍数据速率（QDR、SRAM）器件，数据）器件，数据速率最高可达速率最高可达668Mbps；可编程逻辑器剖析 支持各种单端支持各种单端I/O 标准，如当前系统中常用的标准，如当前系统中常用的LVTTL、LVCMOS、SSTL、HSTL、PCI和和PCI-X标准；支持串标准；支持串行总线和网络接口（如行总线和网络接口（如 PCI 和和 PCI-X），快速访问外），快速访问外部存储器件，同时还支持大量通讯协议，包括以太网协部存储器件，同时还支持大量通讯协议，包括以太网协议和通用接口；支持最多达四个可编程锁相环（议和通用接口；支持最多达四个可编程锁相环（PLL）和最多和最多16个全局时钟线，提供强大的时钟管理和频率合个全局时钟线，提供强大的时钟管理和频率合成能力，使系统性能最大化，这些成能力，使系统性能最大化，这些PLL提供的高级特性提供的高级特性包括频率合成、可编程占空比、外部时钟输出、可编程包括频率合成、可编程占空比、外部时钟输出、可编程带宽、输入时钟扩频、锁定探测以及支持差分输入输出带宽、输入时钟扩频、锁定探测以及支持差分输入输出时钟信号；支持驱动阻抗匹配和片内串行终端匹配，片时钟信号；支持驱动阻抗匹配和片内串行终端匹配，片内匹配消除了对外部电阻的需求，提高了信号完整性，内匹配消除了对外部电阻的需求，提高了信号完整性，简化电路板设计，简化电路板设计，Cyclone II FPGA通过外部电阻还可通过外部电阻还可支持并行匹配和差分匹配。支持并行匹配和差分匹配。可编程逻辑器剖析3.Stratix系列系列FPGA器件器件 Stratix系列系列FPGA器件适合于高性能、容量器件适合于高性能、容量大等各种高端产品设计应用。该系列器件采用大等各种高端产品设计应用。该系列器件采用TSMC90nm低绝缘工艺技术，在低绝缘工艺技术，在300mm晶圆片上晶圆片上制造的，具有制造的，具有152个接收机和个接收机和156个发送机通道，个发送机通道，支持高达支持高达1Gbps数据传送速率的源同步信号；具有数据传送速率的源同步信号；具有嵌入嵌入DPA电路，消除了使用源同步信号技术长距离电路，消除了使用源同步信号技术长距离传送信号时由偏移引发的相位对齐问题从而简化了传送信号时由偏移引发的相位对齐问题从而简化了印刷电路板（印刷电路板（PCB）布局；支持高达）布局；支持高达1Gbps的高速的高速差分差分I/O信号、多种高速接口标准（信号、多种高速接口标准（SPI-4.2、SFI-4、10G以太网以太网XSBI、HyperTransport、RapidIO、NPSI以及以及UTOPIA IV）。）。可编程逻辑器剖析2.4.2 Xilinx系列产品系列产品 Xilinx在1985年首次推出了FPGA，随后不断推出新的集成度更高、速度更快、价格更低、功耗更小的FPGA器件系列，同时也推出了具有独特特点的CPLD器件系列。可编程逻辑器剖析 Xilinx的可编程器器件产品有多个系列，主要的可编程器器件产品有多个系列，主要是分成两类，属于是分成两类，属于CPLD器件系列分别是器件系列分别是X2000系系列、列、XC3000系列、系列、XC4000系列、系列、XC5200系列、系列、XC9500系列、系列、XC9500XV系列、系列、XC9500XL系列以系列以及及CoolRunner系列等；属于系列等；属于FPGA系列器件分别系列器件分别是是Spartan/XL系列、系列、Spartan-系列、系列、Spartan-E系列、系列、Spartan-3系列、系列、Spartan-3E系列、系列、Virtex系列、系列、Virtex-E系列、系列、Virtex-E EM系列、系列、Virtex-系列、系列、Virtex-Pro系列、系列、Virtex-4系列系列以及最新系列以及最新系列Virtex-5系列等等。系列等等。可编程逻辑器剖析 目前，Xilinx主流的CPLD产品主要是XC9500系列，而Xilinx主流的FPGA产品主要是Virtex-4系列。可编程逻辑器剖析 1.XC9500系列CPLD器件 XC9500系列CPLD器件主要应用于网络、通信和汽车应用电子等电子产品中。该系列器件采用了功耗低、处理速度快的快速闪存技术（FastFlash），具有在系统可编程的能力；同时该系列器件支持PCI总线规范和JTAG边界扫描测试功能，并且该系列器件提供了36288个宏单元、8006400个可用门的集成密度，并具有并具有多种封装选项和 I/O 性能，能够很容易地实现不同密度器件间的移植。可编程逻辑器剖析 XC9500系列CPLD器件又分为XC9500系列、XC9500XL系列和XC9500XV系列三种系列，其主要特性如下：1）XC9500系列器件的特性是：引脚至引脚延时为5s；内部系统工作频率可达125MHz；多种电压的I/O接口，可支持的电压为5.0v/3.3v；在线编程(ISP)工作电压是5.0v。2）XC9500XL系列器件的特性是：引脚至引脚延时为4s；内部系统工作频率可达208MHz；多种电压的I/O接口，可支持的电压为5.0v/3.3v/2.5v；在线编程(ISP)工作电压是3.3v。3）XC9500XV系列器件的特性是：引脚至引脚延时为3.5s；内部系统工作频率可达200MHz；多种电压的I/O接口，可支持的电压为3.3v/2.5v/1.8v；在线编程(ISP)工作电压是2.5v。可编程逻辑器剖析2.Virtex-4系列系列FPGA器件器件 Virtex-4系列是Xilinx新一代高端FPGA器件，该系列器件采用了90nm工艺制造，可提供高达20万逻辑单元集成密度和高达500MHz的系统时钟控制。整个系列分为三个面向特定应用领域而优整个系列分为三个面向特定应用领域而优化的化的FPGA平台架构，分别是平台架构，分别是Virtex-4 LX系系列、列、Virtex-4 SX和和Virtex-4 FX系列。系列。可编程逻辑器剖析 1）Virtex-4 LX系列：该系列器件主要是应用于：该系列器件主要是应用于高性能逻辑解决方案。该系列器件内部包含有高性能逻辑解决方案。该系列器件内部包含有先进数字时钟管理器先进数字时钟管理器DCM、相位匹配时钟分频、相位匹配时钟分频器器PMCD、片上差分时钟网络、带有集成、片上差分时钟网络、带有集成FIFO控制逻辑的控制逻辑的500MHz SmartRAM技术、每个技术、每个I/O都有集成都有集成ChipSync源同步技术的源同步技术的1GbpsI/O和和Xtreme DSP逻辑模块等。逻辑模块等。可编程逻辑器剖析 2）Virtex-4 SX系列：该系列器件主要是应用于：该系列器件主要是应用于高性能数字信号处理（高性能数字信号处理（DSP）解决方案。该系）解决方案。该系列器件内部不但集成列器件内部不但集成Virtex-4 LX系列器件的各系列器件的各种功能外，还集成了更多种功能外，还集成了更多SmartRAM存储器块存储器块和和512个个Xtreme DSP逻辑模块。在高达逻辑模块。在高达500MHz时钟速率下，可提供高达时钟速率下，可提供高达256GigaMACs/s的的DSP总带宽，然功耗仅为总带宽，然功耗仅为57W/MHz。可编程逻辑器剖析 3）Virtex-4 FX系列：该系列器件主要是应用于高：该系列器件主要是应用于高性能全功能嵌入式平台解决方案。该系列器件内部性能全功能嵌入式平台解决方案。该系列器件内部不仅集成不仅集成Virtex-4 LX系列器件的各种功能外，还嵌系列器件的各种功能外，还嵌入了两个入了两个32位位RISC PowerPC处理器和四个集成的处理器和四个集成的10M/100M/1000M Ethernet MAC内核，从而实现内核，从而实现高性能嵌入式处理应用。同时该系列器件还包括有高性能嵌入式处理应用。同时该系列器件还包括有24个业界领先的个业界领先的RocketIO高速串行收发器，该高速串行收发器，该RocketIO收发器支持所有的主要的高速串行传输数收发器支持所有的主要的高速串行传输数据速率。据速率。可编程逻辑器剖析2.4.3 Lattice系列产品系列产品 Lattice是最早推出基于EECMOS技术的高密度可编程器件的公司。20世纪90年代，Lattice首先发明了ISP（In-System-Programmablity）下载方式，并将ISP技术和EECMOS技术相结合，从而实现了可编程用户能够在无需从系统板上拔下芯片会从系统中取出电路板的的情况下，通过改变芯片的逻辑内容即可改变整个电子系统的功能，该技术极大促进CPLD的应用领域。可编程逻辑器剖析 Lattice的可编程器器件产品有多个系列，主要是分的可编程器器件产品有多个系列，主要是分成两类，成两类，属于属于CPLD器件系列主要有器件系列主要有ispLSI、ispMACH、MACHXO等系列；等系列；属于属于FPGA器件系列主要有器件系列主要有LatticeECECP、LatticeECP2、LatticeECP2M、LatticeXP等系列。等系列。目前，目前，Lattice主流的主流的CPLD产品主要是产品主要是ispMACH4000系列和系列和MACHXO系列，而系列，而Lattice主主流的流的FPGA产品主要是产品主要是LatticeECECP系列。系列。可编程逻辑器剖析 1.ispLSI系列系列CPLD器件器件 ispLSI系列系列CPLD器件器件Lattice公司的