定点补码阵列乘法器(6x6)

沈阳航空航天大学课 程 设 计 报 告课程设计名称：计算机组成原理课程设计课程设计题目：定点补码阵列乘法器的设计院（系）：计算机学院专 业：班 级：学 号：姓 名：指导教师：完成日期：沈阳航空航天大学课程设计报告 目 录第1章 总体设计方案11.1 设计原理11.2 设计环境3第2章 详细设计方案42.1 顶层方案图的设计与实现42.1.1创建顶层图形设计文件42.1.2器件的选择与引脚锁定52.2 功能模块的设计与实现62.2.1补码阵列乘法模块的设计与实现62.2.2细胞模块的设计与实现62.3 仿真调试9第3章 编程下载与硬件测试113.1 编程下载113.2 硬件测试及结果分析11参考文献13附 录（ 阵列乘法器模块电路原理图）14 - 15 -沈阳航空航天大学课程设计报告 第1章 总体设计方案第1章 总体设计方案1.1 设计原理补码阵列乘法器可以直接求出两个补码的相乘积，由于符号位也参加运算，运算速度比起原码阵列乘法器快得多。六位阵列乘法器的原理框图如图1.1所示，A=A5A4A3A2A1A0 B=B5B4B3B2B1B0且A为被乘数的输入端，B为乘数的输入端，P=(P11)P10P9P8P7P6P5P4P3P2P1P0为乘积的输出端， P10为符号位。六位阵列乘法器的整体设计包含25个加法器模块。与原码阵列乘法器不同的是，直接补码阵列乘法器除了采用0类全加器之外，还采用了1类和2类全加器，以对应于输入补码符号位的负的位权值。表1.1 四类全加器功能表顶层的六位阵列乘法器采用原理图设计输入方式，在以25个加法器为基础而构成的六位阵列乘法器，其主要以六个被乘数输入端、六个乘数输入端以及十一个乘积输出端为主。设被乘数和乘数(均为补码)分别为A(a5) a4 a3a2a1a0，B(b5)b4b3b2b1b0，其中a4和b4是符号位，用括号括起来是表示这一位具有负的位权值。根据补码和真值的转换可以知道，补码A的真值a a5(25)a424a323a222a121a020；补码B的真值b b5(25) + b424b323b222b121b020；即在将补码直接转换成真值时，符号位取负权值，其余位取正权值。该方案称为三段阵列乘法器,其中右上角三角形中用0 类全加器,左上角三角形中用1 类全加器,最后两行平行四边形用2 类全加器。此阵列乘法器只假设两乘数A 、B 只有5 位,即字长为5 (符号位1 位,数值4 位) 。所有全加器的输入输出端凡带小圆圈,表示带负权。0 类全加器的输入端为:正上和右平两个输入端为本位两个加数X 、Y ,右斜输入端为低位进位Z ;输出端为:正下为本位和S ,左斜为向高位进位C。1 类全加器的低位进位Z 和本位和S 带负权,故有输入端为:正上输入端为低位进位Z (带负权) ,而右平和右斜两个输入端为本位两个加数X 、Y;输出端为:正下为本位和S (带负权) , 左斜为向高位进位C。2 类全加器的非最后行的输入端为:正上和右平两个输入端为本位两个加数X 、Y(带负权) ,右斜输入端为低位进位Z ;输出端为:正下为本位和S ,左斜为向高位进位C(带负权) 。最后行的输入端为:右上斜和右下斜两个输入端为本位两个加数X 、Y(带负权) ,正上输入端为低位进位Z ;输出端为:正下为本位和S ,左斜为向高位进位C(带负权) 。 图1.1定点补码阵列乘法器原理框图1.2 设计环境硬件环境：伟福COP2000型计算机组成原理实验仪、XCV200实验板、微机；EDA环境：Xilinx ISE EDA设计软件、ModulSim EDA仿真软件。沈阳航空工业学院课程设计报告 第2章 详细设计方案第2章 详细设计方案2.1 顶层方案图的设计与实现顶层方案图实现六位阵列乘法器的逻辑功能，采用原理图设计输入方式完成，电路实现基于XCV200可编程逻辑芯片。在完成原理图的功能设计后，把输入/输出信号安排到XCV200指定的引脚上去，实现芯片的引脚锁定。2.1.1创建顶层图形设计文件顶层图形文件主要由六位被乘数输入端、六位乘数输入端和十一位乘积输出模块组装而成的一个完整的设计实体。可利用Xilinx Foundation 3.1模块实现顶层图形文件的设计，顶层图形文件结构如图2.1所示。图2.1 定点补码阵列乘法器顶层图形文件结构2.1.2器件的选择与引脚锁定（1）器件的选择由于硬件设计环境是基于伟福COP2000型计算机组成原理实验仪和XCV200实验板，故采用的目标芯片为Xlinx XCV200可编程逻辑芯片。（2）引脚锁定把顶层图形文件中的输入/输出信号安排到Xlinx XCV200芯片指定的引脚上去，实现芯片的引脚锁定，各信号及Xlinx XCV200芯片引脚对应关系如表2.1所示。表2.1 信号和芯片引脚对应关系阵列乘法器内部 信号 图形文件中的输入/输出 信号XCV200芯片引脚A5 A5P94 A4 A4P95 A3 A3P96 A2 A2P97 A1 A1P100 A0 A0P101 B5 B5P79 B4 B4P80 B3 B3P81 B2 B2P82B1B1P84B0B0P85P11P11P78P10P10P93P9P9P99P8P8P107P7P7P108P6P6P109P5P5P124P4P4P125P3P3P147P2P2P152P1P1P178P0P0P1842.2 功能模块的设计与实现六位补码阵列乘法器是以25个加法器模块为基础而实现的，加法器模块中还包括2个两端输入的与门和1个全加器，设计时这两个模块用原理图设计输入方式实现。2.2.1补码阵列乘法模块的设计与实现六位阵列乘法模块由25个基本加法器模块构成，共有6个被乘数输入端6个乘数输入端和12个乘积的输出端。其设计过程如下：（1） 原理图设计输入方式A=A5A4A3A2A1A0 B=B5B4B3B2B1B0 P=(P11)P10P9P8P7P6P5P4P3P2P1P0 （2）创建元件图形符号为了能在图形编辑器（原理图设计输入方式）中调用基本加法器模块，需要为这25个加法器模块创建3个元件图形符号，可用Xilinx Foundation 3.1编译器的Create Symbol模块实现。（3）功能仿真对创建的三类基本加法器模块进行功能仿真，验证其功能的正确性，可用Xilinx Foundation 3.1编译器的Simulator模块实现。 2.2.2细胞模块的设计与实现细胞模块即三类全加器。三类全加器形成的原理图设计分别如图2.3、图2.4、图2.5表示，其设计过程如下：（1） 原理图设计输入方式 图2.3 0类全加器原理图图2.4 1类全加器原理图图2.5 2类全加器原理图（2）创建元件图形符号为了能在图形编辑器（原理图设计输入方式）中调用此加法器，需要为加法器创建一个元件图形符号，可用Xilinx Foundation 3.1编译器的Create Symbol模块实现。（3）功能仿真对创建的加法器元件进行功能仿真，验证其功能的正确性，可用Xilinx Foundation 3.1编译器的Simulator模块实现。加法器的功能仿真波形如图2.4所示。图2.6 0类全加器功能仿真波形图2.7 1类全加器功能仿真波形图2.8 2类全加器功能仿真波形表2.2 四类全加器真值表2.3 仿真调试仿真调试主要验证设计电路逻辑功能、时序的正确性，本设计中主要采用功能仿真方法对设计的电路进行仿真。（1）建立仿真波形文件及仿真信号选择功能仿真时，首先建立仿真波形文件，选择仿真信号，对选定的输入信号设置参数，选定的仿真信号和设置的参数如表2.3所示。 表2.3 仿真信号选择和参数设置（举例）输 入 信 号输 出 信 号A5A4A3A2A1A0 B5B4B3B2B1B0(P11)P10P9P8P7P6P5P4P3P2P1P0000001000001000000000001000001111111111111111111111111000001111111111111111111111111000000000001（2）功能仿真结果与分析功能仿真波形结果如图2.5所示，仿真数据结果如表2.4所示。对表2.3与表2.4的内容进行对比，可看出功能仿真结果是正确的，进而说明电路设计的正确性。图2.5 功能仿真波形结果表2.4 仿真数据结果(举例)输 入 信 号输 出 信 号A5A4A3A2A1A0 B5B4B3B2B1B0(P11)P10P9P8P7P6P5P4P3P2P1P0000001000001000000000001000001111111111111111111111111000001111111111111111111111111000000000001沈阳航空工业学院课程设计报告 第3章 编程下载与硬件测试第3章 编程下载与硬件测试3.1 编程下载利用COP2000实验箱、XCV200实验板的编程下载功能，将得到的1037*.bit文件下载到XCV200实验板的XCV200可编程逻辑芯片中，此时该元件可实现四位阵列乘法器的功能。3.2 硬件测试及结果分析利用XCV200实验板进行硬件功能测试。一位全加器的输入数据通过XCV200实验板的输入开关实现，输出数据通过XCV200实验板的液晶显示管实现，其对应关系如表3.1所示。表3.1 XCV200实验板信号对应关系XCV200芯片引脚信号XCV200实验板A5 K0(7)A4K0(6)A3K0(5)A2 K0(4)A1K0(3)A0K0(2)B5K1(7)B4K1(6)B3K1(5)B2K1(4)B1K4(3)B0K4(2)P11B7P10B6P9B5P8B4P7B3P6B2P5B1P4B0P3A7P2A6P1A5P0A4利用表2.4中的输入参数作为输入数据，逐个测试输出结果，即用XCV200实验板的开关K0K1输入数据，同时观察发光二极管的输出。取A补=001000 B补=111011理论计算结果为：A*B补=11111011000乘积结果则在XCV200实验板上显示为如图3.1所示：图3.1 XCV200实验板显示如图3.1所示： K0(7)K0(6)K0(5)K0(4)K0(3)K0(2)=001000 ，K1(7)K1(6)K1(5)K1(4)K1(3)K1 (2) =111011，（B7）B6B5B4B3B2B1B0A7A6A5A4=（1）11111011000测试结果正确，所以补码阵列乘法器电路设计正确。沈阳航空工业学院课程设计报告 参考文献参考文献1 曹昕燕. EDA技术实验与课程设计M.北京：清华大学出版社，20062 范延滨.微型计算机系统原理、接口与EDA设计技术M.北京：北京邮电大学出版社，20063 王爱英.计算机组成与结构(第4版)M.北京：清华大学出版社，20064 百中英.计算机组成原理题解、题库与实验(第3版)M.北京：科学出版社，20015 王尔乾. 数字逻辑及数字集成电路.北京：清华大学出版社，19966 杨天行. 计算机技术.北京：国防工业出版社，19997 李勇、裘式纲等. 计算机原理与设计.长沙：国防大学出版社，1989附 录（ 阵列乘法器模块电路原理图）沈阳航空工业学院课程设计报告课程设计总结：1 设计采用了自上而下的设计方法，基本实现了定点补码阵列乘法器的功能，能够正确求得乘积的补码。2 在此次课程设计中，我遇到了很多问题。虽然通过各类参考资料大致理解了设计思想，了解了设计方案，但是在具体实现的时候还是频频出错。比如细胞单元的全加器设计好之后，连成整体时却因为连线不够仔细导致结果为负数时总是与正确值存在一定偏差。再如整体电路测试无误之后，因为锁定输入输出编号错误如把P79写成p079导致编译不能通过。另外由于对各个器件的工作方式缺乏了解，以致于仿真结果出现错误后，很难找出错误的原因。3 通过这次课程设计，我不仅在众多参考资料上学到了许多平时没有学到的东西，而且锻炼了自己各方面的能力，也更加理解计算机是怎么工作的，明白了学习计算机组成原理的意义。指导教师评语：指导教师(签字)： 年 月 日课程设计成绩