计算机组成原理试题及答案

计算机构成原理试题及答案一、填空（12分）1. 某浮点数基值为2，阶符1位，阶码3位，数符1位，尾数7位，阶码和尾数均用补码表达，尾数采用规格化形式，用十进制数写出它所能表达的最大正数 ，非0最小正数 ，最大负数 ，最小负数 。2. 变址寻址和基址寻址的区别是：在基址寻址中，基址寄存器提供 ， 指令提供 ； 而在变址寻址中，变址寄存器提供 ，指令提供 。3. 影响流水线性能的因素重要反映在 和 两个方面。4. 设机器数字长为16位（含1位符号位）。若1次移位需10ns，一次加法需10ns，则补码除法需 时间，补码BOOTH算法最多需要 时间。5. CPU从主存取出一条指令并执行该指令的时间叫 ，它一般涉及若干个 ，而后者又涉及若干个 。 构成多级时序系统。二、名词解释(8分)1. 微程序控制2. 存储器带宽3. RISC4. 中断隐指令及功能三、简答（18分）1. 完整的总线传播周期涉及哪几种阶段？简要论述每个阶段的工作。2. 设主存容量为1MB，Cache容量为16KB，每字块有16个字，每字32位。 (1)若Cache采用直接相联映像，求出主存地址字段中各段的位数。(2)若Cache采用四路组相联映像，求出主存地址字段中各段的位数。3. 某机有五个中断源，按中断响应的优先顺序由高到低为L0,L1,L2,L3,L4，现规定优先顺序改为L3,L2,L4,L0,L1，写出各中断源的屏蔽字。中断源屏蔽字0 1 2 3 4L0L1L2L3L44. 某机主存容量为4M16位，且存储字长等于指令字长，若该机的指令系统具有120种操作。操作码位数固定，且具有直接、间接、立即、相对四种寻址方式。（1）画出一地址指令格式并指出各字段的作用；（2）该指令直接寻址的最大范畴；（3）一次间址的寻址范畴；（4）相对寻址的寻址范畴。四、（6分）设阶码取3位，尾数取6位（均不涉及符号位），按浮点补码运算规则计算25 + 24五、画出DMA方式接口电路的基本构成框图，并阐明其工作过程（以输入设备为例）。（8分）六、（10分）设CPU共有16根地址线，8根数据线，并用作访存控制信号，用作读写控制信号，既有下列存储芯片：RAM：1K8位、2K4位、4K8位ROM：2K8位、4K8位以及74138译码器和多种门电路（自定），画出CPU与存储器连接图。规定：（1）最大4K地址空间为系统程序区，与其相邻2K地址空间为顾客程序区。（2）合理选用上述存储芯片，阐明各选几片？写出每片存储芯片的地址范畴。（3）具体画出存储芯片的片选逻辑。 容许输出容许写74138七、假设CPU在中断周期用堆栈保存程序断点，且进栈时栈指针减一，出栈时栈指针加一。试写出中断返回指令（中断服务程序的最后一条指令），在取指阶段和执行阶段所需的所有微操作命令及节拍安排。若采用微程序控制，则还需要增长哪些微操作。（10分）八、除了采用高速芯片外，从计算机的各个子系统的角度分析，指出6种以上提高整机速度的措施。（8分）计算机构成原理试题答案一、填空（12分）1127；1/512；-1/512-1/32768；-128。2基地址；形式地址；基地址；形式地址。3访存冲突；有关问题。4300ns；310ns。5指令周期；机器周期；节拍。二、名词解释(8分)1微程序控制答：采用与存储程序类似的措施来解决微操作命令序列的形成，将一条机器指令编写成一种微程序，每一种微程序涉及若干条微指令，每一条指令涉及一种或多种微操作命令。2存储器带宽答：每秒从存储器进出信息的最大数量，单位可以用字/秒或字节/秒或位/秒来表达。3RISC答：RISC是精简指令系记录算机，通过有限的指令条数简化解决器设计，已达到提高系统执行速度的目的。4中断隐指令及功能答：中断隐指令是在机器指令系统中没有的指令，它是CPU在中断周期内由硬件自动完毕的一条指令，其功能涉及保护程序断点、寻找中断服务程序的入口地址、关中断等功能。三、简答（18分）1答：总线在完毕一次传播周期时，可分为四个阶段： 申请分派阶段：由需要使用总线的主模块（或主设备）提出申请，经总线仲裁机构决定下一传播周期的总线使用权授于某一申请者； 寻址阶段：获得了使用权的主模块，通过总线发出本次打算访问的从模块（或从设备）的存储地址或设备地址及有关命令，启动参与本次传播的从模块； 传数阶段：主模块和从模块进行数据互换，数据由源模块发出经数据总线流入目的模块； 结束阶段：主模块的有关信息均从系统总线上撤除，让出总线使用权。2答：（1）若Cache采用直接相联映像：字块中含64个字节，字块的位数为b=6。Cache中具有256个字块，因此字块地址位数c=8。主存容量为1M字节，总位数为20。主存字块标记位数t=6。（2）若Cache采用四路组相联映像，字块中含64个字节，字块的位数为b=6。每组具有四个字块，每组含256个字节。Cache中具有64个字块，因此组地址位数q=6。主存容量为1M字节，总位数为20。主存字块标记位数t=8。3答：设屏蔽位为“1”时表达相应的中断源被屏蔽，屏蔽字排列如下：中断源屏蔽字0 1 2 3 4L0L1L2L3L4 0 1 0 0 0 0 0 0 0 0 1 1 0 0 1 1 1 1 0 1 1 1 0 0 04答：（1）指令字长16位，操作码为7位，寻址特性位2位，地址码7位；（2）-6463；（3）216；（4）216四、（6分）答：被加数为0,101;0.100100，x补 = 00,101; 00.100100加数为0,100;1.010100，y补 = 00,100; 11.010100（1）对阶：j补 = jx补- jy补 = 00,101 + 11,100 = 00,001即j = 1，则y的尾数向右移一位，阶码相应加1，即y补= 00,101; 11.101010 求和 += +Sy补 = 00.100100 + 11.101010 = 00.001110即 x+y补 = 00,101; 00.001110尾数浮现“00.0”，需左规。 规格化 左规后得 x+y补 = 00,011; 00.111000x+y补 = 00,111; 00.111000五、（8分）答：DMA方式接口电路的基本构成框图如下：以数据输入为例，具体操作如下： 从设备读入一种字到 DMA 的数据缓冲寄存器 BR 中，表达数据缓冲寄存器“满”（如果I/O 设备是面向字符的，则一次读入一种字节，组装成一种字）； 设备向DMA接口发祈求（DREQ）； DMA接口向CPU申请总线控制权（HRQ）； CPU发回HLDA信号，表达容许将总线控制权交给DMA接口； 将DMA主存地址寄存器中的主存地址送地址总线； 告知设备已被授予一种 DMA 周期（DACK），并为互换下一种字做准备； 将DMA数据缓冲寄存器的内容送数据总线； 命令存储器作写操作； 修改主存地址和字计数值； 判断数据块与否传送结束，若未结束，则继续传送；若己结束，（字计数器溢出），则向CPU申请程序中断，标志数据块传送结束。六、（10分）措施一：答：地址空间描述如下：ROM相应的空间：11111111111111111111000000000000RAM相应的空间：11101111111111111110100000000000选择ROM芯片为2K8位的两片，RAM芯片为2K4位的两片ROM芯片1：11111111111111111111100000000000ROM芯片2：11110111111111111111000000000000RAM芯片1、2：（位扩展）11101111111111111110100000000000CPU与存储器连接图见下页：措施二：答：地址空间描述如下：ROM相应的空间：11111111111111111111000000000000RAM相应的空间：11101111111111111110100000000000选择ROM芯片为4K8位的一片，RAM芯片为2K4位的两片七、（10分）答：组合逻辑设计的微操作命令：取指：T0：PC MART1：MMAR MDR, PC+1 PCT2：MDR IR, OPIR 微操作形成部件执行：T0：SP MART1：MMAR MDRT2：MDR PC, SP+1 SP微程序设计的微操作命令：取指微程序：T0：PC MART1：AdCMIR CMART2：MMAR MDR, PC+1 PCT3：AdCMIR CMART4：MDR IR, OPIR 微操作形成部件T5：OPIR CMAR中断返回微程序：T0：SP MART1：AdCMIR CMART2：MMAR MDRT3：AdCMIR CMART4：MDR PC, SP+1 SPT5：AdCMIR CMAR八、（8分）答：针对存储器，可以采用Cache-主存层次的设计和管理提高整机的速度；针对存储器，可以采用主存-辅存层次的设计和管理提高整机的速度；针对控制器，可以通过指令流水或超标量设计技术提高整机的速度；针对控制器，可以通过超标量设计技术提高整机的速度；针对运算器，可以对运算措施加以改善，如进位链、两位乘除法；针对I/O系统，可以运用DMA技术来减少CPU对外设访问的干预。1设x补=x0.x 1x2xn 。求证：x补=2 x 0+ x，其中 0 （1 X 0）x 0= 1 （0 X -1）2某机字长32位，定位表达，尾数31位，数符1位，问：(1) 定点原码整数表达时，最大正数是多少？最小负数是多少？(2) 定点原码小数表达时，最大正数是多少？最小负数是多少？3如图B17.1表达用快表（页表）的虚实地址转换条件，快表放在相联存贮器中，其容量为8个存贮单元，问：（1）CPU按虚地址1去访问主存时主存的实地址码是多少？（2）当CPU按虚地址2去访问主存时主存的实地址码是多少？（3）当CPU按虚地址3去访问主存时主存的实地址码是多少？ 4某机有8条微指令I1-I8，每条微指令所涉及的微指令控制信号如表所示， a-j分别相应10种不同性质的微命令信号，假设一条微指令的控制字段为8位，请安排微指令的控制字段格式。 5CD-ROM光盘的外缘有5mm宽的范畴因记录数据困难，一般不使用，故原则的播放时间为60分钟。计算模式1和模式2状况下光盘存储容量是多少？ 6如图所示的系统中断机构是采用多级优先中断构造，设备A连接于最高优先级，设备B次之，设备C又次之。规定CPU在执行完目前指令时转而对中断祈求进行服务，现假设：TDC为查询链中每个设备的延迟时间，TA、TB、TC分别为设备A、B、C的服务程序所需的执行时间，TS、TR为保存现场和恢复现场合需时间。试问：在此环境下，此系统在什么状况下达到中断饱和？即在保证祈求服务的三个设备都不会丢失信息的条件下，容许浮现中断的极限频率有多高？注意，“中断容许”机构在确认一种新中断之前，先要让即将被中断的程序的一条指令执行完毕。7、已知 x = - 0.01111 ，y = +0.11001，求 x 补 ， -x 补 ， y 补 ， -y 补 ，x + y = ？ ，x y = ？8.某计算机字长16位，主存容量为64K字，采用单字长单地址指令，共有64条指令，试采用四种寻址方式（立即、直接、基值、相对）设计指令格式。9假设某计算机的运算器框图如图所示，其中ALU为16位的加法器（高电平工作），SA 、SB为16位锁存器，4个通用寄存器由D触发器构成，O端输出，其读写控制如下表所示： 读控制 R0 RA0RA1选择 1 1 1 1 0 0 0 1 1 x 0 1 0 1 x R0 R1 R2 R3 不读出 写控制 W WA0WA1选择 1 1 1 1 0 0 0 1 1 x 0 1 0 1 xR0R1R2R3不写入 规定：（1）设计微指令格式。 （2）画出ADD，SUB两条微指令程序流程图。10.画出单机系统中采用的三种总线构造。11集中式仲裁有几种方式？画出独立祈求方式的逻辑图，阐明其工作原理.12刷存的重要性能指标是它的带宽。实际工作时显示适配器的几种功能部分要争用刷存的带宽。假定总带宽的50%用于刷新屏幕，保存50%带宽用于其她非刷新功能。（1） 若显示工作方式采用辨别率为1024768，颜色深度为3B，帧频（刷新速率）为72HZ，计算总带宽。（2） 为达到这样高的刷存带宽，应采用何种技术措施？13已知某8位机的主存采用半导体存贮器，地址码为18位，若使用4K4位RAM芯片构成该机所容许的最大主存空间，并选用模块条的形式，问：（1） 若每个模块为32K8位，共需几种模块？（2） 每个模块内共有多少片RAM芯片？（3） 主存共需多少RAM芯片？CPU如何选择各模块？1. 证明：当1 x 0时，即x为正小数，则 1 x 补 = x 0 由于正数的补码等于正数自身，因此 1 x 0. x 1 x 2x n 0 ， X0 = 0 当1 x - 1时，即x为负小数，根据补码定义有： 2 x 补 = 2 + x 1 （mod2） 即 2 x 0. x 1 x 2x n 1 ，x n= 1 因此 正数： 符号位 x 0 = 0 负数： 符号位 x 0 = 1 若 1 x 0 ，x 0 = 0，则 x 补 = 2 x 0 + x = x 若 - 1 x x 0 x 0 = 1， - 1 x -1/2成立。A、x1必须为1，x2x3x4至少有一种为1 B、x1必须为1，x2x3x4任意C、x1必须为0，x2x3x4至少有一种为1 D、x1必须为0，x2x3x4任意6、假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校验的字符码是 。A、11001011 B、11010110 C、11000001 D、110010017、在CPU中，跟踪后继指令地址的寄存器是 。A、指令寄存器 B、程序计数器 C、地址寄存器 D、状态条件寄存器8、EPROM是指 。A、读写存储器 B、只读存储器 C、可编程的只读存储器 D、光擦除可编程的只读存储器9、堆栈寻址方式中，设A为累加器，SP为堆栈批示器，MSP为SP批示的栈顶单元。如果进栈操作的动作顺序是（A）MSP，(SP) 1SP。那么出栈操作的动作顺序应为 。A、(MSP)A，(SP)+1SP B、(MSP)A，（SP）1SPC、(SP1)SP，(MSP)A D、 (SP)+1SP，(MSP)A10、下面尾数（1位符号位）的表达中，不是规格化的尾数的是 。A、（原码） B、（原码）C、 （补码） D、（补码）11、在主存和CPU之间增长cache存储器的目的是 。A、增长内存容量 B、提高内存可靠性C、解决CPU和主存之间的速度匹配问题 D、增长内存容量，同步加快存取速度12、CPU重要涉及 。A、控制器 B、控制器、 运算器、cache C、运算器和主存 D、控制器、ALU和主存13、设变址寄存器为X，形式地址为D，（X）表达寄存器X的内容，变址寻址方式的有效地址为 。A、EA=(X)+D B、EA=(X)+(D) C、EA=(X)+D) D、EA=(X)+(D)14、信息只用一条传播线 ，且采用脉冲传播的方式称为 。A、串行传播 B、并行传播 C、并串行传播 D、分时传播15、下述I/O控制方式中，重要由程序实现的是 。A、PPU(外围解决机)方式 B、中断方式 C、DMA方式 D、通道方式16、系统总线中地址线的功能是 。A、用于选择主存单元地址 B、用于选择进行信息传播的设备C、用于选择外存地址 D、用于指定主存和I/O设备接口电路的地址17、CRT的辨别率额为10241024，颜色深度为8位，则刷新存储器的存储容量是 。A、2MB B、1MB C、8MB D、1024B18、设寄存器位数为8位，机器数采用补码形式（含一位符号位）。相应于十进制数-27，寄存器内为 。A、27H B、9BH C、E5H D、5AH19、根据国标规定，每个中文在计算机内占用 存储。A、一种字节 B、二个字节 C、三个字节 D、四个字节20、某一SRAM芯片，其容量为5128位，考虑电源端和接地端，该芯片引出线的最小数目应为 。A、23 B、25 C、50 D、19二、填空题：（每空1分，共20分）1、设X= 0.1011，则X补为 。2、中文的 、 、 是计算机用于中文输入、内部解决、输出三种不同用途的编码。3、数控机床是计算机在 方面的应用，邮局把信件自动分拣是在计算机 方面的应用。 4、计算机软件一般分为 和 两大类。5、RISC的中文含义是 ；CISC的中文含义是 。6、对动态存储器的刷新有两种方式，它们是 和 。7、机器字长16位，表达浮点数时，阶码6位（阶符1位），尾数10位（数符1位），则浮点补码表达时，最大浮点数是 ，绝对值最小的非0的正数是 。8、在存储系统的Cache与主存层次构造中，常会发生数据替代问题，此时我们较常使用的替代算法有 和 等。9、一条指令事实上涉及两种信息即 和 。10、按照总线仲裁电路的位置不同，可分为 仲裁和 仲裁。三、简答题：（每题5分，共15分）1、CPU中有哪些重要寄存器？简述这些寄存器的功能。2、RISC机器具有什么长处，试简朴论述。 3、计算机存储系统分那几种层次？每一层次重要采用什么存储介质？其存储容量和存取速度的相对值如何变化？四、综合题：（共45分）1、求十进制数123的原码表达，反码表达，补码表达和移码表达（用8位二进制表达，并设最高位为符号位，真值为7位）。（本题8分）2、基址寄存器的内容为3000H，变址寄存器的内容为02B0H，指令的地址码为002BH，程序计数器（寄存目前正在执行的指令的地址）的内容为4500H，且存储器内寄存的内容如下：地址 内容002BH 3500H302BH 3500H32B0H 5600H32DBH 2800H3500H 2600H452BH 2500H（1）、若采用基址寻址方式，则取出的操作数是什么？（2）、若采用变址寻址（考虑基址）方式，取出的操作数是什么？（3）、若采用立即寻址方式，取出的操作数是什么？（4）、若采用存储器间接寻址（不考虑基址）方式，取出的操作数是什么？（5）、若相对寻址用于转移指令，则转移地址是多少？（本题10分）3、既有SRAM芯片容量为2K4位，试用此芯片构成8K8位的存储器，（1）、共需要多少这样的芯片？（2）、要访问此存储器至少需要多少条地址线？其中片内寻址需几条？（本题6分）4、某双面磁盘，每面有220道，已知磁盘转速r = 3000转/分。数据传播率为175000B/s。求磁盘总容量。（本题6分）5、设浮点数x=20110.101100，y=2010 (0.011010)（1）、计算x+y；（阶码与尾数均用补码运算）。（2）、计算xy；（阶码用补码运算，尾数用原码一位乘）。（本题15分）A答案一、填空题（每空1分，共15分）1、分开计算，相乘两数符号位的异或值。 2、移，补 3、水平，垂直4、匹配CPU和主存之间的速度5、超大规模集成电路，精简指令系记录算机，直接存储器存取（访问），动态随机读写存储器。6、地址总线，数据总线，读写控制线 7、存储器二、单选题（每题2分，共40分）1、b 2、c 3、c 4、a 5、d 6、b 7、b 8、c 9、d 10、c11、b 12、b 13、d 14、c 15、a 16、d 17、d 18、c 19、a 20、d三、简答题（每题5分，共10分）1、映像方式有直接映像，全相联映像，组相联映像三种。直接映像是每个主存块只能放到一种唯一相应的Cache块中，实现简朴但Cache运用率低；全相联映像是每个主存块可以放到任何一种Cache块中，最灵活但实现的成本代价最大；组相联映像时每个主存块唯一相应一种cache组，但可放到组内任何一种块中，是前两种方式的折中。2、DRAM存储器采用电容寄存信息，由于电容漏电，保存信息通过一段时间会丢失，故用刷新保证信息不丢失。常用的刷新措施有集中式刷新和分布式刷新。四、综合题（共35分）1、（本题7分）（1）、操作控制字段18位，鉴别测试字段3位，控存容量是12828；（2）、共16条指令，需112条微指令，控存合适，能满足需要。2、（本题共12分）（1）、X和Y的表达为：X 阶码：1111 尾数： 01011 Y 阶码：0010 尾数：10101（2）、对阶：ExEy=11.101 保存Ey，X尾数右移3位。、尾数加：得：11.0110011、规格化：已经是 、舍入：尾数：11.0110 、判溢出：无溢出，故成果为：阶码0010 尾数10110 值：0.1010223、（本题共16分）（1）共需32个芯片，刷新信号周期约为15.6s，刷新行地址7位；（2）主存字块标记6位，组地址7位，块内地址3位。地址3280H在Cache的50H组内。 （3）连接状况大体如图：B一、单选题：（每题1分，共20分）1、D 2、A 3、D 4、B 5、A 6、D 7、B 8、D 9、D 10、D 11、C 12、B 13、A 14、A 15、B 16、D 17、C 18、C 19、B 20、D 二、填空题：（每空1分，共20分）1、10101 2、输入码，机内码，字形码 3、自动控制，人工智能 4、系统软件，应用软件 5、精简指令系记录算机，复杂指令系记录算机6、集中式刷新，分布式刷新 7、（129）231、 241、 8、先进先出算法（FIFO），近期至少使用算法（LRU）， 9、操作码，地址码 10、集中式， 分布式 三、简答题：（每题5分，共15分）1、CPU有如下寄存器：指令寄存器（IR）：用来保存目前正在执行的一条指令。程序计数器（PC）：用来拟定下一条指令的地址。地址寄存器（AR）：用来保存目前CPU所访问的内存单元的地址。缓冲寄存器（DR）：作为CPU和内存、外部设备之间信息传送的中转站。补偿CPU和内存、外围设备之间在操作速度上的差别。在单累加器构造的运算器中，缓冲寄存器还可兼作为操作数寄存器。通用寄存器（AC）：当运算器的算术逻辑单元（ALU）执行所有算术和逻辑运算时，为ALU提供一种工作区。状态条件寄存器（PSW）：保存由算术指令和逻辑指令运营或测试的成果建立的多种条件码内容。除此之外，还保存中断和系统工作状态等信息，以便使CPU和系统能及时理解机器运营状态和程序运营状态。2、RISC是精简指令系记录算机，它有如下特点：选用使用频率最高的某些简朴指令，以及很有用但不复杂的指令。指令长度固定，指令格式种类少，寻址方式种类少。只有取数/存数指令访问存储器，其他指令的操作都在寄存器之间进行。大部分指令在一种机器周期内完毕。CPU中通用寄存器数量相称多。以硬布线控制为主，不用或少用微指令码控制。一般用高档语言编程，特别注重编译优化工作，以减少程序执行时间。3、分为高速Cache主存辅存三级层次构造，容量从小到大，速度从高到低。存储介质：Cache SRAM主存 DRAM辅存 磁表面存储器四、综合题：（共45分）1、（本题8分）原码：11111011 反码： 10000100 补码： 10000101 移码：000001012、（本题10分）（1）、3500H （2）、2800H （3）、002BH （4）、2600H （5）、45