数字逻辑与数字系统第四版答案

数字逻辑与数字系统第四版答案【篇一：数字逻辑(第六版 白中英)课后习题答案】设计4个寄存器堆。 解： 寄存器组 2. 设计具有4个寄存器的队列。 解：输入数据输出数据 3设计具有4个寄存器的堆栈 解：可用品有左移、右移的移位寄存器构成堆栈。栈顶 输入数据 sr1 sr2 输出数据 sr3压入弹出 4sram、dram的区别 解：dram表达动态随机存取存储器，其基本存储单元是一种晶体管和一种电容器，是一种以电荷形式进行存储的半导体存储器，布满电荷的电容器代表逻辑“1”，“空”的电容器代表逻辑“0”。数据存储在电容器中，电容存储的电荷一般是会慢慢泄漏的，因此内存需要不时地刷新。电容需要电流进行充电，而电流充电的过程也是需要一定期间的，一般是0.2-0.18微秒（由于内存工作环境所限制，不也许无限制的提高电流的强度），在这个充电的过程中内存是不能被访问的。dram拥有更高的密度，常常用于pc中的主存储器。 sram是静态的，存储单元由4个晶体管和两个电阻器构成，只要供电它就会保持一种值，没有刷新周期，因此sram 比dram要快。sram常常用于高速缓冲存储器，由于它有更高的速率； 5. 为什么dram采用行选通和列选通 解：dram存储器读/写周期时，在行选通信号ras有效下输入行地址，在列选通信号cas有效下输入列地址。如果是读周期，此位组内容被读出；如果是写周期，将总线上数据写入此位组。由于dram需要不断刷新，最常用的是“只有行地址有效”的措施，按照这种措施，刷新时，是在ras有效下输入刷新地址，存储体的列地址无效，一次选中存储体中的一行进行刷新。每当一种行地址信号ras有效选中某一行时，该行的所有存储体单元进行刷新。 6. 用rom实现二进制码到余3码转换 解：真值表如下： 8421码 余三码 b3b2 b1 g3g2gb0 0 0 0 0 0 0 0 1 0 0 1 0 1 g0 0 0 1 1 0 1 0 0 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 1 1 0 1 0 1 0 1 0 0 1 0 1 1 1 0 0 0 1 0 1 1 1 0 1 1 1 0 0 1 0 1 0 1 1 0 0 1 1 0 1 最小项体现式为： g3=?(5,6,7,8,9)g2=?(1,2,3,4,9)g1=?(0,3,4,7,8)阵列图为： b32b10 g3g2g1g 7. 用rom实现8位二进制码到8421码转换 g0=?(0,2,4,6,8)解：输入为8位二进制数，输出为3位bcd码，12位二进制数，因此，所需rom的容量为：28*12=3072 8.rom、eprom和eeprom的区别 解：rom 指的是“只读存储器”，即read-only memory。这是一种线路最简朴半导体电路，通过掩模工艺，一次性制造，其中的代码与数据将永久保存(除非坏掉)，不能进行修改。 eprom 指的是“可擦写可编程只读存储器”，即erasable programmable read-only memory。是采用浮栅技术生产的可编程存储器，它的存储单元多采用n沟道叠栅mos管，信息的存储是通过mos管浮栅上的电荷分布来决定的，编程过程就是一种电荷注入过程。编程结束后，由于绝缘层的包围，注入到浮栅上的电荷无法泄漏，因此电荷分布维持不变，eprom也就成为非易失性存储器件了。当外部能源（如紫外线光源）加到eprom上时，eprom内部的电荷分布才会被破坏，此时汇集在mos管浮栅上的电荷在紫外线照射下形成光电流被泄漏掉，使电路恢复到初始状态，从而擦除了所有写入的信息。这样eprom又可以写入新的信息。 eeprom 指的是“电可擦除可编程只读存储器”，即electrically erasable programmable read-only memory。也是采用浮栅技术生产的可编程rom，但是构成其存储单元的是隧道mos管，隧道mos管也是运用浮栅与否存有电荷来存储二值数据的，不同的是隧道mos管是用电擦除的，并且擦除的速度要快的多（一般为毫秒数量级）。它的最大长处是可直接用电信号擦除，也可用电信号写入。e2prom的电擦除过程就是改写过程，它具有rom的非易失性，又具有类似ram的功能，可以随时改写（可反复擦写1万次以上）。目前，大多数e2prom芯片内部都备有升压电路。因此，只需提供单电源供电，便可进行读、擦除/写操作，这为数字系统的设计和在线调试提供了极大以便。 9. flash存储器的特点 解： flash也是一种非易失性的内存，属于eeprom的改善产品。flash是结合eprom和eeprom技术达到的，flash使用雪崩热电子注入方式来编程。重要特点是，flash对芯片提供大块或整块的擦除，而eeprom则可以一次只擦除一种字节(byte)。这就减少了设计的复杂性，它可以不要eeprom单元里多余的晶体管，因此可以做到高集成度，大容量，另flash的浮栅工艺上也不同，写入速度更快。地a0 址 线数据线 d0 【篇二：数字逻辑武汉工程大学第四版】txt第3章 组合逻辑电路 3.1解题指引 例3-1 试写出图3-1所示电路输出f的体现式。74148为优先编码器。其功能见表3-1所示。 表3-1 74148的真值表 图3-1 例3-1逻辑图 解：图3-1中电路的74148的07虽然都接地，但只对7编码，74151的a2a1a0等于74148的210等于000，使f=d0=a。 例3-2 试分析图3-2所示电路的逻辑功能。 0 a b 5图3-2 例3-2 的逻辑图解：题示电路中74138的a2=0，使74138变成2线-4线译码器。ab=0010?0?2?3?1。 若此时cd=00，则f=d0=0；而cd00时，fd0，f=1。故该电路的功能为ab=cd时，输出f=0，abcd时，f=1。 例3-3人类有四种基本血型a、b、ab、o型。输血者与受血者的血型必须符合下述原则：o型血可以输给任意血型的人，但o型血只能接受o型血；ab型血只能输给ab型，但ab型能接受所有血型；a型血能输给a型和ab型，但只能接受a型或o型血；b型血能输给b型和ab型，但只能接受b型或o型血。试用与非门设计一种检查输血者与受血者血型与否符合上述规定的逻辑电路。如果输血者与受血者的血型符合规定电路输出“1”（提示：电路只需要四个输入端。它们构成一组二进制代码，每组代码代表一对输血受血的血型对）。 解：用变量a、b、c、d表达输血者、受血者的血型对作为输入变量，用f表达血型与否符合伙为输出变量。得到血型与二进制数间的相应关系，从而得到真值表如表3-2所示。 血型与二进制数相应关系a b o b 表 由真值表画出卡诺图如图3-3所示。 由卡诺图得体现式如下：f?ab?ad?cd?bc?ab?ad?cd?bc 由体现式画出逻辑图如图3-4所示。 例3-4 试用74138和逻辑门实现表3-3所示逻辑函数。 表3-3 例3-4真值表图3-5例3-4 方案的逻辑图 解：用74138和与非门实现：由真值表可直接写出逻辑函数f的体现式如下： f?abc?abc?abc?abc 将f变换得 f?abc?abc?abc?abc 令a2=a，a1=b，a0=c，得 f?a2a1a0?a2a1a0?a2a1a0?a2a1a0?f4?f5?f6?f7 由上式画出逻辑图如图3-5方案(一)所示。 用74138和与门实现：由真值表可直接写出逻辑函数f的体现式如下： f?abc?abc?abc?abc 经变换得 f?abc?abc?abc?abc 令a2=a，a1=b，a0=c，得 f?f0?f1?f2?f3 等式两边取反得 f?f0?f1?f2?f3 图3-6 例3-4 方案的逻辑图例3-5 试用74138和至少数量的二输入逻辑门设计一种不一致电路。当a、b、c三个输入不一致时，输出为1，一致时，输出为0。 解：根据命题规定，只有abc=000或abc=111时才一致，输出为0，其他取值组合均不一致，输出 为1。如表3-4所示。 表3-4 例3-5真值表 如果选用与非门，需六输入与非门，但题中规定用二输入与非门，则需多种与非门。若选用与门，则只用一种二输入与门即可。 f?abc?abcf?f0?f7 逻辑图如图3-7所示。 例3-6 试分析题图3-8所示逻辑图的功能。 0 0 0 1 图3-9 例3-7的逻辑图 图3-8 例3-6的逻辑图 解：74153是四选一数据选择器。由于a1=0，因此a1a0只有00和01两种取值。a1a0=00时，f=d0=1；a1a0=01时，f=d1=0。可见f?0?。实现了f?的功能。 例3-7 试分析图3-9所示逻辑图的功能。 解：74151的逻辑函数体现式为 f?10d0?1a0d1?a10d2?a1a0d3 f?10?0?1a0?0?a10?0?a1a0?1?a1a0?ab 实现了与逻辑功能。 例3-8 试分析图3-10所示逻辑图的功能。 解：将使能信号写入体现式中， 图3-10 例3-8的逻辑图 f?(10d0?1a0d1?a10d2?a1a0d3) 当=1时，f=0；当=0时，四选一mux具有“选择功能”。将a=，b=a1，c=a0代入上式，得：f?(?1?c?0?b?0?bc?0)?a?b?c 实现了或非功能。 例3-9 试分析图3-11所示逻辑图的功能。 a aa f0 f1 f2 f3 f4 f5 f6 7 图3-11 例3-9的逻辑图 解：=0时，八选一数据选择器74151、三态缓冲器g、3线-8线译码器74138均处在“工作状态”。当a2a1a0=000时，74151选择d0作为输入数据通道。74138选择作为输出通道。此时，2?f?d0。若d0=0，即74138的2=0，74138译码，f0=0， 与d0状态相似。若d0=1，即74138的2=1，74138不译码，所有输出全为1，f0=1，也与d0状态相似。可见，在a2a1a0=000时，f=d0；a2a1a0=001时，f=d1；?；a2a1a0=111时，f=d7； 当=1时，八选一数据选择器74151“不选择”、 3线-8线译码器74138“不译码”、三态缓冲器g输出为高阻态，将输入与输出隔离开，数据不能传播。 从上述分析可见，74138在电路中起数据分派器的作用。74151和74138一起构成了八路数据分时传播系统。 例3-10 试用3线-8线译码器实现一组多输出逻辑函数： f1?ac?abc?abc f2?bc?abc f3?a?abc f4?abc?bc?abc 解：将f1f4化为最小项之和形式： f1?ac?abc?abc?abc?abc?abc?abc?m4?m6?m3?m5【篇三：逻辑与数字系统设计李晶皎第四章习题参照答案】lass=txt4-1 由电路图可写出f1、f2的逻辑体现式如下: f2=ab+ac+bc f1=abc+(a+b+c) f2?=abc+(a+b+c)(ab+ac+bc)?=a?b?c，真值表如下：功能：全加器，f1为和，2 4-2 74hc148是8线-3线优先级编码器，从所有有效的输入信号中选用优先级最高的输入，对其进行编码，并以反码形式从a2?a1?a0?输出，送给8选1的数据选择器cd4512作为通道选择信号 由图中可知，74hc148的输入i7?i0?均为有效，而i7?的优先级最高，故74hc148的a2?a1?a0?=000，因此cd4512选择通道0的输入a从f端输出 即：f=a 4-3 74hc138是一种3线-8线译码器，3个控制端均接有效信号(s1=1, s2?=s3?=0)，a2=0，f0?=( a2?a1?a0?)?=( a?b?)?，同理，f1?=(a?b)? ，f2?=( ab?)? ，f3?=( ab)? 4选1的数据选择器f= a1?a0?d0+ a1?a0d1+ a1a0?d2+ a1a0d3=c?d?f0?+c?df1?+ cd?f2?+cdf3?= c?d?( a?b?)? +c?d(a?b)? + cd?( ab?)? +cd( ab)? 列出真值表如下：功能：ab=cd时，f=0；和cd是两位二进制数) 4-4 根据题意，可以列出真值表如下： 由真值表可知，f?= m0+ m707)?= m0?m7?=f0?f7? 画出逻辑电路图如下： 4-5 图(1)中，输出f的体现式如下： f= (f0?f4?f5?f6?f8?f10?f12?f15?)?=(m0?m4?m5?m6?m8?m10?m12?m15?)? =m0+m4+m5+m6+m8+m10+m12+m15 图(2)中，d0=d3=d4=d5=d6=d?，d1=0，d2=1，d7=d，故输出f的体现式如下： f= a?b?c?d?+ a?bc? + a?bcd?+ ab?c?d?+ ab?cd?+ abc?d?+ abcd =m0+m4+m5+m6+ m8+m10+m12+m15 两个输出的逻辑函数式完全相似，故两个电路的逻辑功能是相似的 4-6 设输入x2、x1、x0构成的3位二进制数x2x1x0=i，z2、z1、z0构成的3位二进制数z2z1z0=j，则 3线-8线译码器的输出中，只有fi=0，其他均为1； 8选1的数据选择器f=dj=fj， 因此，如果x2x1x0 = z2z1z0，则i=j，f= fi=0，否则f=1 (1) x2x1x0 = z2z1z0，f=0 (2) x2x1x0z2z1z0，f=1 4-7 一方面以s1、s2、af= s2a?b+s2ab?+ s1?ab+s2?ab+s1s2?a?b?=(s2a?b)?(s2ab?)?( s1?ab)?( s2?ab)?( s1s2?a?b?)?)? 画出电路图如下： 4-8 一方面对逻辑体现式进行化简?，要用与非门实现，因此画出与非-与非式 f= abd+cd?=(abd)?(cd?)?)?，画出逻辑电路图如下：4-9 设3个输入变量为a、b、 由真值表写出体现式f=m1247?c+ a?bc?+ ab?c?+abc不能化简 由基本逻辑门设计出逻辑电路如下：