第5章-TMS320F2812片内外设模块PPT优秀课件

1DSP原理与应用技术原理与应用技术2oF2812主要的外设模块有：主要的外设模块有：o（1）事件管理模块）事件管理模块EVA/EVBo（2）串行通信模块）串行通信模块SCIo（3）串行外设接口串行外设接口 SPIo（4） eCAN 总线模块总线模块o（5）多通道缓冲串行接口）多通道缓冲串行接口 McBSPo（6）模数转换器）模数转换器 ADC第第5章章 TMS320F2812片内外设模块片内外设模块35.1.1 通用定时器通用定时器5.1.2 脉宽调制电路脉宽调制电路PWM5.1.3 捕获单元捕获单元5.1.4 事件管理器模块的中断事件管理器模块的中断5.1.5 应用事件管理器产生应用事件管理器产生PWM4 F2812提供了提供了2个结构和功能相同的事件管理器个结构和功能相同的事件管理器EVA和和EVB模块，具有强大的控制功能，特别在运动控制和电机控模块，具有强大的控制功能，特别在运动控制和电机控制领域。制领域。 每个事件管理器模块都包含：每个事件管理器模块都包含： (1) 通用定时器通用定时器(General-Purpose timers) (2) 全比较全比较/PWM单元单元(Full-compare units) (3) 捕获单元捕获单元(Capture Unit) (4) 正交编码脉冲电路正交编码脉冲电路 (Quadrature-encode Pulse Circuit) 通过一个三相逆变桥来满足功率管的互补控制，同时还通过一个三相逆变桥来满足功率管的互补控制，同时还可以提供可以提供2个非互补的个非互补的PWM信号。信号。5事件管理器功能框图事件管理器功能框图 (EVA)6定时器定时器1比较器比较器通用定时器通用定时器1通用定时器通用定时器2定时器定时器2比较器比较器全比较单元全比较单元1，2，3捕获单元捕获单元正交编码电路正交编码电路7AAAA8EV模块模块EVAEVB模块模块信号信号模块模块信号信号通用通用定时器定时器通用定时器通用定时器1通用定时器通用定时器2 T1PWM/T1CMP T2PWM/T2CMP 通用定时器通用定时器3通用定时器通用定时器4 T3PWM/T3CMPT4PWM/T4CMP比较单元比较单元 比较器比较器1比较器比较器2比较器比较器3 PWM1/2 PWM3/4 PWM5/6 比较器比较器4比较器比较器5比较器比较器6PWM7/8PWM9/10 PWM11/12 捕获单元捕获单元 捕获器捕获器1捕获器捕获器2捕获器捕获器3CAP1CAP 2CAP3 捕获器捕获器4捕获器捕获器5捕获器捕获器6 CAP4 CAP5 CAP6正交编码正交编码脉冲电路脉冲电路 QEP QEP QEP1 QEP2QEPI1QEP QEP4 QEP5 QEPI2外部定外部定时器输入时器输入定时器方向定时器方向外部时钟外部时钟TDIRATCLKINA定时器方向定时器方向外部时钟外部时钟TDIRBTCLKINBEVA和和EVB模块信号引脚模块信号引脚 9EVA和和EVB模块信号引脚模块信号引脚 EV模块模块EVAEVB模块模块信号信号模块模块信号信号触发比较器输出触发比较器输出的外部输入的外部输入比较器比较器C1TRIPC2TRIPC3TRIPC4TRIPC5TRIPC6TRIP外部定时器外部定时器-比较触发输入比较触发输入 T1CTRIP*T2CTRIP T3CTRIP*T4CTRIP 功率模块保护中功率模块保护中断输入断输入 PDPINTA* PDPINTB* 外部外部ADC SOC触发输入触发输入 EVASOC EVBSOC 105.1.1 通用定时器通用定时器（General purpose timers）o每个事件管理模块都有每个事件管理模块都有2个通用定时器个通用定时器oEVA包含包含GP Timer1和和GP Timer2 oEVB包含包含GP Timer3和和GPTimer 4o这些定时器可独立使用，功能：这些定时器可独立使用，功能：o（1）在控制系统中产生采样周期；）在控制系统中产生采样周期；o（2）为捕获单元和正交编码脉冲电路提供）为捕获单元和正交编码脉冲电路提供时基时基o（3）为比较单元和）为比较单元和PWM产生电路提供时基。产生电路提供时基。11o1. 通用定时器的结构特点通用定时器的结构特点o作用：作用：o（1）定时）定时o（2）产生）产生PWM波形波形o（3）为其它模块提供时钟）为其它模块提供时钟5.1.1 通用定时器（通用定时器（General purpose timers）12oGP定时器模块的结构如图定时器模块的结构如图5-1-3，包括：，包括：o1个个16位可读位可读/写、可增写、可增/减的定时器计数器减的定时器计数器TxCNT (x=1,2,3,4）o1个个16位可读位可读/写定时器比较寄存器写定时器比较寄存器TxCMPR(双双缓冲缓冲) ；o1个个16位可读位可读/写定时器周期寄存器写定时器周期寄存器TxPR （双缓（双缓冲）；冲）；o1个个16位可读位可读/写定时器控制寄存器写定时器控制寄存器TxCON；o1个通用定时器比较输出引脚个通用定时器比较输出引脚TxCMP；5.1.1 通用定时器（通用定时器（General purpose timers）13o用于内部和外部时钟输入的可编程定标器用于内部和外部时钟输入的可编程定标器o用于用于4个可屏蔽中断（上溢、下溢、比较和周期个可屏蔽中断（上溢、下溢、比较和周期中断）的控制和中断逻辑，中断）的控制和中断逻辑，o可选择计数方向的输入引脚可选择计数方向的输入引脚TDIRx（当使用定（当使用定向增、减计数模式时，用来选择是递增还是递向增、减计数模式时，用来选择是递增还是递减）。减）。o通用定时器功能框图如下：通用定时器功能框图如下：5.1.1 通用定时器（通用定时器（General purpose timers）14CPU内部高内部高速外设时钟速外设时钟外部时钟外部时钟150MHz/4=37.50MHz计数方向计数方向当当T1CN与与T1CMPR相等时相等时产生比较匹配事产生比较匹配事件件当当T1CN与与T1PR相等时产生周期相等时产生周期匹配事件匹配事件15EVA寄存器组寄存器组全局定时器控制寄存器全局定时器控制寄存器A定时器定时器1计数寄存器计数寄存器定时器定时器1比较寄存器比较寄存器定时器定时器1周期寄存器周期寄存器定时器定时器1控制寄存器控制寄存器定时器定时器2计数寄存器计数寄存器定时器定时器2比较寄存器比较寄存器定时器定时器2周期寄存器周期寄存器定时器定时器2控制寄存器控制寄存器扩展控制寄存器扩展控制寄存器A定时寄存器定时寄存器16EVA寄存器组寄存器组比较动作控制寄存器比较动作控制寄存器A比较控制寄存器比较控制寄存器A死区定时器控制寄存器死区定时器控制寄存器A比较寄存器比较寄存器1比较寄存器比较寄存器2比较寄存器比较寄存器3比较寄存器比较寄存器17EVA寄存器组寄存器组捕获寄存器捕获寄存器捕获控制寄存器捕获控制寄存器A两级深度捕获两级深度捕获FIFO堆栈堆栈1捕获捕获FIFO状态寄存器状态寄存器A两级深度捕获两级深度捕获FIFO堆栈堆栈2两级深度捕获两级深度捕获FIFO堆栈堆栈3捕获捕获FIFO堆栈堆栈1的栈底寄存器的栈底寄存器捕获捕获FIFO堆栈堆栈2的栈底寄存器的栈底寄存器捕获捕获FIFO堆栈堆栈3的栈底寄存器的栈底寄存器18EVA寄存器组寄存器组中断寄存器中断寄存器中断屏蔽寄存器中断屏蔽寄存器A中断屏蔽寄存器中断屏蔽寄存器B中断屏蔽寄存器中断屏蔽寄存器C中断标志寄存器中断标志寄存器C中断标志寄存器中断标志寄存器B中断标志寄存器中断标志寄存器A192.通用定时器的寄存器通用定时器的寄存器o（1）通用定时器）通用定时器 控制寄存器控制寄存器 T1CON/ T2CONo 选择选择4种计数模式的一种种计数模式的一种 o 使用内部还是外部时钟使用内部还是外部时钟 o 确定输入时钟使用的预定标参数确定输入时钟使用的预定标参数 o 确定比较寄存器重新装载的条件确定比较寄存器重新装载的条件 o 使能或禁止通用定时器使能或禁止通用定时器 o 使能或禁止通用定时器的比较操作使能或禁止通用定时器的比较操作o 定时器定时器2或或1的周期寄存器的周期寄存器 o 定时器定时器4或或3的周期寄存器的周期寄存器 20（1）通用定时器）通用定时器 控制寄存器控制寄存器 T1CON/ T2CONFreeSoft Reserved TMODE1 TMODE0 TPS2 TPS1 TPS0T2SWT1/T4SWT3TENABLETCLKS1 TCLKS0 TCLD1TCLD0TECMPRSELT1PR/SELT3PR D15 D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0通用定时器控制寄存器通用定时器控制寄存器TxCON计数模式选择计数模式选择(count mode selection)00 停止、保持停止、保持01 连续增、减计数模式连续增、减计数模式10 连续增计数模式连续增计数模式11 定向递增、减计数模式定向递增、减计数模式定时器使能控制位定时器使能控制位timer enable0 禁止定时器操作禁止定时器操作1 使能定时器操作使能定时器操作定时器比较使能位定时器比较使能位timer compare enable0 禁止定时器比较操作禁止定时器比较操作1 使能定时器比较操作使能定时器比较操作21(2)全局通用定时器全局通用定时器 控制寄存器控制寄存器 GPTCONA/Bo确定通用定时器实现具体任务需采取的操作方式，并指确定通用定时器实现具体任务需采取的操作方式，并指明计数方向明计数方向ReservedT2STAT T1STATT2CTRIPET1CTRIPE T2TOADC T1TOADCT1TOADC TCMPOET2CMPOET1CMPOET2PINT1PIN D15 D14 D13 D12 D11 D10 D9 D8 R-0 R-1 R-1 R/W-1 R/W-1 R/W-0 R/W-0 D7 D6 D5 D4 D3 D2 D1 D0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0通用定时器通用定时器A控制寄存器控制寄存器GPTCONA通用定时器通用定时器1的状态的状态0 递减计数递减计数1 递增计数递增计数通用定时器通用定时器2的状态的状态0 递减计数递减计数1 递增计数递增计数通用定时器通用定时器1比较输出的极性选择位比较输出的极性选择位00 强制低强制低 01 低有效低有效10 高有效高有效11 强制高强制高22(2)全局通用定时器全局通用定时器 控制寄存器控制寄存器 GPTCONA/BReservedT4STAT T3STATT4CTRIPET3CTRIPE T4TOADC T3TOADCT3TOADC TCMPOET4CMPOET3CMPOET4PINT3PIN D15 D14 D13 D12 D11 D10 D9 D8 R-0 R-1 R-1 R/W-1 R/W-1 R/W-0 R/W-0 D7 D6 D5 D4 D3 D2 D1 D0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0通用定时器通用定时器B控制寄存器控制寄存器GPTCONB23（3）通用定时器比较寄存器）通用定时器比较寄存器 TxCMPRo比较寄存器中的值与通用定时器的计数值进行比较，当比较寄存器中的值与通用定时器的计数值进行比较，当比较匹配时，产生：比较匹配时，产生：o由由GPTCONA/B位的设置决定相关的比较输出信号发位的设置决定相关的比较输出信号发生跳变；生跳变；o相应的中断标志被置位；相应的中断标志被置位；o若中断没有被屏蔽，则产生一个外设中断请求。若中断没有被屏蔽，则产生一个外设中断请求。o 通过设置通过设置TxCON的相关位，可以使能或禁止比较操作。的相关位，可以使能或禁止比较操作。无论在哪种定时器工作模式（包括无论在哪种定时器工作模式（包括QEP模式），比较模式），比较和输出均可被使能或禁止。和输出均可被使能或禁止。TxCMPRD15 D0定时器比较寄存器定时器比较寄存器 x = 1, 2, 3, 4 R/W-x24（4）通用定时器）通用定时器 周期寄存器周期寄存器 TxPRo周期寄存器的值决定定时器的定时周期。周期寄存器的值决定定时器的定时周期。o当周期定时器的值与计数器的值匹配时，根据当周期定时器的值与计数器的值匹配时，根据计数器的计数模式，通用定时器复位为计数器的计数模式，通用定时器复位为0或递减或递减计数。计数。定时器比较寄存器定时器比较寄存器 x = 1, 2, 3, 4TxCMPR R/W-x D15 D0253. 通用定时器的工作方式通用定时器的工作方式1. 内部高速外设时钟内部高速外设时钟 HSPCLK2. 外部时钟外部时钟TCLKINA/B3. 方向输入方向输入TDIRA/B4. 复位信号复位信号RESET1. 比较输出比较输出TxCMP 2. ADC转换启动信号转换启动信号3. 提供上溢、下溢、提供上溢、下溢、比较匹配和周期匹比较匹配和周期匹配信号配信号 4. 计数方向标识位计数方向标识位26o定时器的定时器的4种操作模式：种操作模式：（由寄存器（由寄存器TxCON的的TMODE1（D12）、）、TMODE0 (D11)定义）定义）o 停止停止/保持模式保持模式o连续增连续增/减计数模式。减计数模式。o连续增计数模式连续增计数模式o定向增定向增/减计数模式减计数模式计数模式选择计数模式选择TMODE1、TMODE000 停止、保持停止、保持01 连续增、减计数模式连续增、减计数模式10 连续增计数模式连续增计数模式11 定向递增、减计数模式定向递增、减计数模式3. 通用定时器的工作方式通用定时器的工作方式27o（1）停止）停止/保持模式保持模式o通用定时器的操作停止并保持当前状态，定时器的通用定时器的操作停止并保持当前状态，定时器的计数器、比较输出和预定标计数器均保持不变计数器、比较输出和预定标计数器均保持不变 o（2）连续递增计数模式）连续递增计数模式o通用定时器按照预定标的输入时钟计数，当计数器通用定时器按照预定标的输入时钟计数，当计数器的值与周期寄存器的值匹配时，在下一个输入时钟的值与周期寄存器的值匹配时，在下一个输入时钟的上升沿，通用计数器复位为的上升沿，通用计数器复位为0，并开始另一个计，并开始另一个计数周期。计数器的初值可以为数周期。计数器的初值可以为0FFFFH中的任一中的任一个个 3. 通用定时器的工作方式通用定时器的工作方式28(TxPR+1) ts周期寄存器周期寄存器TxPR=3TxCON D6=1使能定时操作使能定时操作TxPR=23. 通用定时器的工作方式通用定时器的工作方式29o(3)定向增定向增/减计数模式减计数模式o通用定时器在定标的输入时钟通用定时器在定标的输入时钟上升沿上升沿开始计开始计数，计数方向由输入引脚数，计数方向由输入引脚TDIRA/B确定：确定：o引脚为高时，递增计数，与连续增计数模式引脚为高时，递增计数，与连续增计数模式相同；相同；o引脚为低时，递减计数，从初值递减直到为引脚为低时，递减计数，从初值递减直到为0，此时若，此时若TDIRA/B引脚仍为低，计数器将引脚仍为低，计数器将重新载入周期寄存器的值，并继续计数。重新载入周期寄存器的值，并继续计数。 3. 通用定时器的工作方式通用定时器的工作方式30上溢中断上溢中断通用定时器通用定时器2的状态的状态0 递减计数递减计数1 递增计数递增计数TxPR=3TxCON D6=1使能定时操作使能定时操作采样到采样到TDIRA变为低变为低电平，则完成一个计数电平，则完成一个计数周期后，改变计数方向周期后，改变计数方向31o（4）连续增连续增/减计数模式。减计数模式。 o这种模式与定向增这种模式与定向增/减计数模式基本相同。减计数模式基本相同。区别是：区别是：o计数方向不再受引脚计数方向不再受引脚TDIRA/B的控制，而是的控制，而是在计数值达到周期寄存器的值时或在计数值达到周期寄存器的值时或FFFFH（初值大于周期寄存器的值）时，才从增计（初值大于周期寄存器的值）时，才从增计数变为减计数，而在计数值为数变为减计数，而在计数值为0时，从减计时，从减计数变为增计数。数变为增计数。 3. 通用定时器的工作方式通用定时器的工作方式323. 通用定时器的工作方式通用定时器的工作方式334. 通用定时器的比较操作通用定时器的比较操作o每个通用定时器都有一个相应的比较寄存器每个通用定时器都有一个相应的比较寄存器TxCMPR和一个和一个PWM输出引脚输出引脚TxPWM。通用定时器的值总是与相应的比较寄存器的通用定时器的值总是与相应的比较寄存器的值进行比较，当二者相等时，就产生比较匹值进行比较，当二者相等时，就产生比较匹配事件。配事件。o通过将通过将TxCON的的TECMPR =1（D1位）来位）来使能比较操作。使能比较操作。34o目的：目的：产生产生PWM，通用定时器可提供，通用定时器可提供4个个PWM输出输出TxPWM。o在连续增在连续增/减计数模式时，产生对称波形；减计数模式时，产生对称波形；o在连续增计数模式时，产生非对称波形。在连续增计数模式时，产生非对称波形。oPWM输出受以下事件的影响：输出受以下事件的影响：o 计数开始前，输出引脚计数开始前，输出引脚TxPWM保持无效。保持无效。o 第一次匹配发生后，第一次匹配发生后，TxPWM跳变为有效跳变为有效状态，同时产生触发。状态，同时产生触发。4. 通用定时器的比较操作通用定时器的比较操作35o若定时器工作在连续增计数模式，则在周若定时器工作在连续增计数模式，则在周期匹配时期匹配时TxPWM跳变为无效状态，并一直跳变为无效状态，并一直保持到下一个周期的比较匹配发生。保持到下一个周期的比较匹配发生。o若工作在连续增若工作在连续增/减计数模式，则在第二次减计数模式，则在第二次比较匹配时比较匹配时TxPWM变为无效状态，并一直变为无效状态，并一直保持到下一个周期的比较匹配发生。保持到下一个周期的比较匹配发生。 4. 通用定时器的比较操作通用定时器的比较操作36o如果比较值在一个周期开始时为如果比较值在一个周期开始时为0，则在整，则在整个周期个周期PWM输出都为有效状态；如果下一输出都为有效状态；如果下一周期比较值仍为周期比较值仍为0，则，则PWM输出将不再改变，输出将不再改变，继续保持有效；如果比较值大于或等于周期继续保持有效；如果比较值大于或等于周期值，则在整个周期值，则在整个周期PWM输出为无效状态，输出为无效状态，直到比较值小于周期值并发生匹配，直到比较值小于周期值并发生匹配，PWM输出才发生跳变输出才发生跳变 4. 通用定时器的比较操作通用定时器的比较操作37o（1）PWM引脚的电平跳变引脚的电平跳变oPWM引脚的电平跳变由一个非对称或对称引脚的电平跳变由一个非对称或对称的波形发生器和相关的输出控制逻辑控制，的波形发生器和相关的输出控制逻辑控制，PWM的输出与下列设置有关的输出与下列设置有关oGPTCONA/B寄存器中的极性选择位设置寄存器中的极性选择位设置o定时器的计数操作模式定时器的计数操作模式o当选择连续递增、减模式时的计数方向当选择连续递增、减模式时的计数方向o根据所选择的计数模式，根据所选择的计数模式，PWM波形发生器波形发生器可以产生对称或非对称的可以产生对称或非对称的PWM输出波形。输出波形。通用定时器通用定时器2比较输出的极性选择位比较输出的极性选择位T2PIN T1PIN 0 0 强制低强制低 0 1 低有效低有效 1 0 高有效高有效 1 1 强制高强制高4. 通用定时器的比较操作通用定时器的比较操作38o（2）非对称和对称波形发生器）非对称和对称波形发生器o非对称和对称波形发生器在通用定时器所处计非对称和对称波形发生器在通用定时器所处计数模式的基础上产生一个非对称或对称的数模式的基础上产生一个非对称或对称的PWM波形。波形。o（1）非对称波形的产生）非对称波形的产生o当通用定时器工作在连续递增模式（模式当通用定时器工作在连续递增模式（模式2），），可以产生非对称可以产生非对称PWM波形。波形。39o波形发生器的输出由以下情况确定（假设波形发生器的输出由以下情况确定（假设PWM输出为输出为高电平有效）：高电平有效）：n计数操作开始前为计数操作开始前为0（低电平）（低电平）n保持不变直到比较匹配发生保持不变直到比较匹配发生（TxCNTTxCMPR）n在比较匹配时切换输出状态为在比较匹配时切换输出状态为1（高电平有效）（高电平有效）（ TxCNT=TxCMPR）n直到当前计数周期结束，输出电平保持不变直到当前计数周期结束，输出电平保持不变（ TxCNT=TxPR ）n如果下一周期新的比较寄存器的值不是如果下一周期新的比较寄存器的值不是0，则在匹配，则在匹配周期结束后复位为周期结束后复位为040非对称非对称 PWM 波形波形1PRTCMPRT-1PRTD111）（定时器周期寄存器定时器周期寄存器定时器比较寄存器定时器比较寄存器41非对称非对称 PWM 波形波形42对称对称PWM波形的产生波形的产生o（2）对称）对称PWM波形的产生波形的产生o当通用定时器工作在连续递增当通用定时器工作在连续递增/减计数模式（模减计数模式（模式式4），可以产生对称的），可以产生对称的PWM波形波形o波形发生器的输出由以下情况确定（假设波形发生器的输出由以下情况确定（假设PWM输出为高电平有效）：输出为高电平有效）：n计数操作开始前为计数操作开始前为0（低电平）（低电平）n保持不变直到第保持不变直到第1次比较匹配发生次比较匹配发生n第第1次比较匹配时，切换输出为高电平次比较匹配时，切换输出为高电平n保持不变直到第保持不变直到第2次比较匹配次比较匹配43n第第2次比较匹配时，再次切换输出为低电平次比较匹配时，再次切换输出为低电平n保持不变直到周期结束保持不变直到周期结束对称对称PWM波形的产生波形的产生44PRTCMPRT-PRTPR2TCMPRT-PRT2D111111）（对称对称PWM波形的产生波形的产生45o脉宽调制（脉宽调制（PWM）技术）技术o脉宽调制计数的核心是产生脉宽调制计数的核心是产生周期不变周期不变而而脉宽可脉宽可调调的信号。的信号。o一个一个PWM信号是一串脉冲宽度变化的序列，这信号是一串脉冲宽度变化的序列，这些脉冲平均分布在一段定长的周期中，在每个些脉冲平均分布在一段定长的周期中，在每个周期中有一个脉冲。周期中有一个脉冲。o这个定长的周期被称为这个定长的周期被称为PWM周期，其倒数称为周期，其倒数称为PWM频率。频率。5.1.2 脉宽调制电路脉宽调制电路46o在电机控制系统中，通过功率器件将所需的电在电机控制系统中，通过功率器件将所需的电流和能量送到电机绕组中，而流和能量送到电机绕组中，而PWM信号就是用信号就是用来控制功率器件的开启和关断时间的。来控制功率器件的开启和关断时间的。o通常将通常将2个功率器件（个功率器件（1个正相导通，个正相导通，1个负相导个负相导通）串联到起来为一相。为了避免击穿，要求通）串联到起来为一相。为了避免击穿，要求这两个功率器件的开启时间不能相同。这两个功率器件的开启时间不能相同。o死区就是为了使这两个器件的开启存在一定的死区就是为了使这两个器件的开启存在一定的时间间隔（死区时间）而设置的。时间间隔（死区时间）而设置的。5.1.2 脉宽调制电路脉宽调制电路475.1.2 脉宽调制电路脉宽调制电路o每一个事件管理器可以同时产生每一个事件管理器可以同时产生8路路PWM信号，信号，包括：包括：o由通用定时器的比较操作产生的由通用定时器的比较操作产生的2路路独立的独立的PWM信号（信号（P139内容）。内容）。 o6路路由完全比较单元产生的带有可编程死区的由完全比较单元产生的带有可编程死区的PWM信号信号48EVA比较单元寄存器比较单元寄存器比较动作控制寄存器比较动作控制寄存器A比较控制寄存器比较控制寄存器A死区定时器控制寄存器死区定时器控制寄存器A比较寄存器比较寄存器1比较寄存器比较寄存器2比较寄存器比较寄存器3比较寄存器比较寄存器49比较动作控制寄存器比较动作控制寄存器B比较控制寄存器比较控制寄存器B死区定时器控制寄存器死区定时器控制寄存器B比较寄存器比较寄存器4比较寄存器比较寄存器5比较寄存器比较寄存器6EVB比较单元寄存器比较单元寄存器50o1. 全比较全比较/PWM单元单元o每个事件管理器模块（每个事件管理器模块（EVA和和EVB）均包含）均包含3个全比较单元，分别称作全比较单元个全比较单元，分别称作全比较单元1、2、3（EVA）和全比较单元）和全比较单元4、5、6（EVB）o每个全比较单元控制每个全比较单元控制2个个PWM输出输出o全比较单元框图如下全比较单元框图如下5.1.2 脉宽调制电路脉宽调制电路51Compare Unit Block Diagram52Compare Unit Block Diagram以以EVA比较寄存器比较寄存器1为例为例T1CNT定时器定时器1的计数器的计数器CMPR1全比较寄存器全比较寄存器比较逻辑比较逻辑输出逻辑输出逻辑PWM电路电路ACTR比较操作控制寄存器比较操作控制寄存器53o2. PWM电路结构电路结构oEVA模块的模块的PWM电路主要包括四个功能单元：电路主要包括四个功能单元：o 非对称非对称/对称波形发生器对称波形发生器o 可编程死区单元可编程死区单元o 输出逻辑输出逻辑o 空间矢量（空间矢量（SV-Space Vector）PWM状态机状态机 5.1.2 脉宽调制电路脉宽调制电路545.1.2 脉宽调制电路脉宽调制电路图图5-1-9 PWM电路框图电路框图55对称对称/非对称非对称波形发生器波形发生器死区死区单元单元输出输出逻辑逻辑SVPWM状态机状态机5.1.2 脉宽调制电路脉宽调制电路图图5-1-9 PWM电路框图电路框图DBTCONA死区定时死区定时控制寄存器控制寄存器ACTRA完全比较方式完全比较方式控制寄存器控制寄存器ACTRA的的D15D1256o3. 死区的产生死区的产生to motor phasesupply rail互补的互补的PWM开关信号开关信号 晶体管导通比截止快晶体管导通比截止快 同时导通的瞬间同时导通的瞬间-短路短路57可编程死区模块可编程死区模块 (EVA)PHxDT死区死区ClockDTPHx非对称非对称PWMDTPHx_4-bitCounterENAresetHSPCLKcomparatorDTPHxDTPHx_PHxDTedgedetectPrescalerDBTCONA . 4 - 24-bit periodDBTCONA . 11 - 85859来自波形来自波形发生器发生器/SV状态机状态机边沿检测边沿检测DBTCONx死区控制死区控制寄存器寄存器高速外设时钟高速外设时钟预定标预定标计数器计数器DBTCONx死区控制死区控制寄存器寄存器比较逻辑比较逻辑60o3.相关的寄存器相关的寄存器o每个每个EV模块有：模块有：o 1个个16位可读写的比较控制寄存器位可读写的比较控制寄存器COMCONA/B，控，控制全比较单元的操作；制全比较单元的操作；o 1个个16位的比较方式控制寄存器位的比较方式控制寄存器ACTRA/B（各带一个（各带一个影子寄存器）。控制影子寄存器）。控制PWM输出引脚的输出方式。输出引脚的输出方式。 o1个个16位可读写的死区控制寄存器位可读写的死区控制寄存器DBTCONA/B，对死，对死区进行编程操作；区进行编程操作；61o（1）比较控制寄存器比较控制寄存器COMCONA/B o是否使能比较操作是否使能比较操作o是否使能比较输出是否使能比较输出o是否使能空间矢量是否使能空间矢量PWM模式模式CENABLECLD1 CLD0SVENABLEACTRLD1ACTRD0PDINTAStatusFCMP3OE FCMP2OE FCMP1OE Reserved C3TRIPE D15 D14 D13 D12 D11 D10 D9 D8 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R-0 D7 D6 D5 D4 D3 D2 D1 D0 R/W-0 R/W-0 R/W-0 R-0 R/W-1 R/W-1 R/W-1FCMPOEC2TRIPE C1TRIPE62o（2）比较方式控制寄存器比较方式控制寄存器ACTRA/B SVRDIRD2D1D0 CMP6ACT1 D15 D14 D13 D12 D11 D10 D9 D8 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0CMP6ACT0CMP5ACT1CMP5ACT0CMP4ACT1CMP4ACT0CMP3ACT1CMP3ACT0CMP2ACT1CMP2ACT0CMP1ACT1CMP1ACT0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-063o（3）死区控制寄存器）死区控制寄存器DBTCONA/BDB Timer Enable0 = disable1 = enable DB Timer Prescaler预定标控制位预定标控制位000 = x/1 100 = x/16001 = x/2 101 = x/32 010 = x/4 110 = x/32 011 = x/8 111 = x/32 (x为高速外设时钟频率为高速外设时钟频率DB Timer Period7654201315141312108911DBT3DBT0DBT1DBT2reservedreservedreserved reservedEDBT3EDBT2EDBT1DBTPS2 DBTPS1reservedreservedDBTPS064o5.1.3 捕获单元与正交编码脉冲电路捕获单元与正交编码脉冲电路 o用于捕获输入引脚上的跳变用于捕获输入引脚上的跳变。oEV有有6个捕获单元，个捕获单元，EVA对应对应 CAP1、CAP2和和CAP3；EVB对应对应CAP4、CAP5和和CAP6。o每个捕获单元都有相应的捕获输入引脚。每个捕获单元都有相应的捕获输入引脚。 o 65捕获单元功能模块捕获单元功能模块 (EVA)PWM CircuitsPWM CircuitsPWM CircuitsOutput LogicOutput LogicOutput LogicGP Timer 1 CompareGP Timer 1GP Timer 2 CompareGP Timer 2Compare Unit 1Compare Unit 2Compare Unit 3Capture Units捕获单元捕获单元MUXQEPCircuitOutput LogicOutput LogicEV Control Registers / LogicResetPIETCLKINA / TDIRA/2ADC StartData BusCLKDIRT1PWM_T1CMPT2PWM_T2CMPPWM1PWM2PWM3PWM4PWM5PWM6CAP1/QEP1CAP2/QEP2CAP3/QEPI1正交编码电路正交编码电路66o1.捕获单元捕获单元o（1）捕获单元模块的基本结构）捕获单元模块的基本结构oEVB模块的捕获单元与模块的捕获单元与EVA相似，仅寄存器名称不同相似，仅寄存器名称不同 oEVA/B中的每个捕获单元均具有中的每个捕获单元均具有o 1个个16位的捕获控制寄存器位的捕获控制寄存器CAPCONA/Bo 1个个16位的捕获位的捕获FIFO状态寄存器状态寄存器CAPFIFOA/B67o 1个个16位位2级深的级深的FIFO堆栈和堆栈和1个施密特触发的捕获输个施密特触发的捕获输入引脚入引脚CAPx（所有的输入引脚都由（所有的输入引脚都由CPU时钟同步，为时钟同步，为了捕获到输入跳变信号，输入的当前电平必须保持两个了捕获到输入跳变信号，输入的当前电平必须保持两个CPU时钟周期。）时钟周期。）o输入引脚输入引脚CAP1/2，CAP3/4也可用作也可用作QEP电路的输入电路的输入引脚引脚68o通用定时器通用定时器1和和2（EVA），通用定时器），通用定时器3和和4（EVB）可选择作为捕获单元时基。可选择作为捕获单元时基。oEVA模块的模块的CAP1/2必须共用一个定时器（必须共用一个定时器（1或或2），），CAP3单独使用一个定时器单独使用一个定时器 （2或或1）；）；o EVB模块的模块的CAP4/5必须共用一个定时器（必须共用一个定时器（3或或4），），CAP6单独使用一个定时器（单独使用一个定时器（4或或3）。）。69捕获单元功能框图捕获单元功能框图 (EVA)Can latch on: rising edge falling edge bothTTL Signalmin. valid width:2 CPUCLK lo2 CPUCLK hiGP Timer 1CounterT1CNT . 15 - 0EdgeDetectCAP3TOADCCAP1,2,3MUXGP Timer 2CounterT2CNT . 15 - 0CAPCONA . 10 - 9EnableCAPCONA . 14 -122-Level DeepFIFO/3.CAPCONA . 8Edge SelectCAPCONA . 7 - 2CAPCONA . 15CAPRESETADC Start(CAP 3)CAPFIFOA . 13 - 8CAPxFIFO StatusRS边缘边缘检测检测TICNT通用通用定时器定时器1计数器计数器T2CNT通用通用定时器定时器2计数器计数器70o（2) 捕获单元的工作原理捕获单元的工作原理o捕获单元被使能后，当输入引脚捕获单元被使能后，当输入引脚CAPx上有一个跳上有一个跳变（由变（由CAPCONA/B指定是检测上升沿还是下降沿）指定是检测上升沿还是下降沿）时，就将所选通用定时器的当前计数值装入到相应时，就将所选通用定时器的当前计数值装入到相应的的FIFO栈；同时，相应的中断标志被置位，如果栈；同时，相应的中断标志被置位，如果该中断未被屏蔽，就产生一个外部中断请求。整个该中断未被屏蔽，就产生一个外部中断请求。整个过程被称为发生了捕获事件。过程被称为发生了捕获事件。o每发生一次捕获事件，新的计数值就将存入每发生一次捕获事件，新的计数值就将存入FIFO对列，对列，CAPFIFO寄存器中相应的状态位可自动调寄存器中相应的状态位可自动调整以反映整以反映FIFO对列的新状态。对列的新状态。 71o用户可采用两种方法检测捕获事件，读取捕获事件用户可采用两种方法检测捕获事件，读取捕获事件发生时定时事情的计数值。发生时定时事情的计数值。o中断方式：捕获事件发生所产生的外部中断请求，中断方式：捕获事件发生所产生的外部中断请求，使使CPU进入中断服务程序，在中断服务程序中从相进入中断服务程序，在中断服务程序中从相应捕获单元的应捕获单元的FIFO栈内读取捕获到的计数值。栈内读取捕获到的计数值。o查询方式：通过查询中断标志位和查询方式：通过查询中断标志位和FIFO栈的状栈的状态来确定是否发生了捕获事件。若已经发生了捕获态来确定是否发生了捕获事件。若已经发生了捕获事件，就可以从相应捕获单元的事件，就可以从相应捕获单元的FIFO栈内读取捕栈内读取捕获到的计数值。获到的计数值。72o为了能使捕获单元能够正常工作，必须进行为了能使捕获单元能够正常工作，必须进行以下设置：以下设置：o 初始化初始化CAPFIFOx（x=A或或B），清除相应的状态），清除相应的状态位；位；o 设置所有的通用定时器的工作模式；设置所有的通用定时器的工作模式；o 若需要，设置相关的定时器比较寄存器或周期寄存若需要，设置相关的定时器比较寄存器或周期寄存器；器；o 设置捕获控制寄存器设置捕获控制寄存器CAPCONx。73o捕获单元的操作由捕获单元的操作由4个个16位的控制寄存器位的控制寄存器（CAPCONA/B和和CAPFIFOA/B）控制。）控制。o由于捕获单元的时基由定时器提供，因此也将用到定时由于捕获单元的时基由定时器提供，因此也将用到定时器控制寄存器（器控制寄存器（TxCON）。）。捕促单元控制寄存器捕促单元控制寄存器CAPCONA/BCAPRESCAP12ENCAP3EN Reserved D15 D14 D13 D12 D11 D10 D9 D8 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 D7 D6 D5 D4 D3 D2 D1 D0CAP3TSELCAP12TSELCAP3TOADCCAP1EDGECAP2EDGECAP3EDGEReserved R/W-0 R/W-0 R/W-0 R/W-0捕获单元捕获单元1和和2使能位使能位00 禁止捕获单元，禁止捕获单元，FIFO内容不变内容不变01 使能捕获单元使能捕获单元1和和21x 保留保留74捕促单元捕促单元FIFO状态寄存器状态寄存器CAPFIFOA/BReserved CAP3FIFO CAP2FIFO CAP1FIFOD15 D14 D13 D12 D11 D10 D9 D8 D7 D0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0Reserved75o（3）捕获单元）捕获单元FIFO堆栈堆栈o每个捕获单元都有一个专用的每个捕获单元都有一个专用的2级深度的级深度的FIFO堆栈，称堆栈，称为顶部栈和底部栈。为顶部栈和底部栈。o顶部栈包括寄存器顶部栈包括寄存器CAP1FIFOCAP6FIFO,底部栈包括底部栈包括寄存器寄存器CAP1BOTCAP6BOTo所有所有FIFO堆栈的栈顶寄存器都是只读寄存器，存放着堆栈的栈顶寄存器都是只读寄存器，存放着相应捕获单元捕获到的旧计数值，因此读取捕获单元相应捕获单元捕获到的旧计数值，因此读取捕获单元FIFO堆栈时总是返回堆栈中最早的计数值。堆栈时总是返回堆栈中最早的计数值。o当位于当位于FIFO栈顶寄存器中的旧值被读取时后，栈底寄栈顶寄存器中的旧值被读取时后，栈底寄存器中如果有新的计数值，那么栈底的计数值将被自动存器中如果有新的计数值，那么栈底的计数值将被自动压入栈顶寄存器。压入栈顶寄存器。76o第一次捕获：第一次捕获：o当捕获单元的输入引脚当捕获单元的输入引脚CAP1出现一次设定的跳变出现一次设定的跳变时，选定的通用定时器的计数值被记录下来。时，选定的通用定时器的计数值被记录下来。o此时如果捕获堆栈是空的，这个计数值就被写入此时如果捕获堆栈是空的，这个计数值就被写入FIFO堆栈的栈顶寄存器堆栈的栈顶寄存器CAP1FIFO ，同时，同时CAPFIFOA寄存器中的状态位寄存器中的状态位D9D8被置为被置为01o如果在下一次捕获操作前如果在下一次捕获操作前CPU对对FIFO堆栈进行了堆栈进行了读操作，读操作， CAPFIFOA寄存器中的状态位寄存器中的状态位D9D8被复被复位为位为0077o第二次捕获：第二次捕获：o如果在上一次捕获的计数值被读取之前，又产生了如果在上一次捕获的计数值被读取之前，又产生了另一次捕获事件，那么新捕获到的计数值被保存到另一次捕获事件，那么新捕获到的计数值被保存到栈底寄存器栈底寄存器CAP1BOT ， 同时同时CAPFIFOA寄存器寄存器中的状态位中的状态位D9D8被置为被置为10o如果在下一次捕获操作前如果在下一次捕获操作前CPU对对FIFO堆栈进行了堆栈进行了读操作，读操作， 那么栈顶寄存器那么栈顶寄存器CAP1FIFO 中的旧值被中的旧值被读取，且栈底寄存器读取，且栈底寄存器CAP1BOT中的中的 新值计数值被新值计数值被压入栈顶寄存器压入栈顶寄存器CAP1FIFO，同时，同时CAPFIFOA寄存寄存器中的状态位器中的状态位D9D8被复位为被复位为0178o第三次捕获：第三次捕获：o当当FIFO堆栈中已经保存有两个计数值时，如果这堆栈中已经保存有两个计数值时，如果这是又发生了一个捕获事件，则位于栈顶寄存器是又发生了一个捕获事件，则位于栈顶寄存器CAP1FIFO 中最早的计数值将被弹出堆栈并被丢中最早的计数值将被弹出堆栈并被丢弃弃o栈底寄存器栈底寄存器CAP1BOT中的值将被压入到栈顶寄存中的值将被压入到栈顶寄存器器CAP1FIFO中中o新捕获的到计数值被压入栈底寄存器中，同时新捕获的到计数值被压入栈底寄存器中，同时CAPFIFOA寄存器中的状态位寄存器中的状态位D9D8被复位为被复位为11，以表明有一个或多个旧的捕获值已被丢弃。以表明有一个或多个旧的捕获值已被丢弃。79CAP1FIFOCAP1BOT16位位FIFO堆栈堆栈Reserved CAP3FIFO CAP2FIFO CAP1FIFOD15 D14 D13 D12 D11 D10 D9 D8 D7 D0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0ReservedFIFO状态寄存器状态寄存器CAPFIFOA当捕获单元的输入引脚当捕获单元的输入引脚CAP1出现一次设定的跳变出现一次设定的跳变时，选定的通用定时器的时，选定的通用定时器的计数值被记录下来。计数值被记录下来。1234H0 11234H如果在下一次捕获操作前如果在下一次捕获操作前CPU对对FIFO堆栈进行了读堆栈进行了读操作，操作， CAPFIFOA寄存器寄存器中的状态位中的状态位D9D8被复位为被复位为00 。0 00 080o2.正交编码脉冲（正交编码脉冲（QEP）电路）电路 o 正交编码脉冲（正交编码脉冲（QEP）是两个频率变化且）是两个频率变化且正交的脉冲（相位差正交的脉冲（相位差90度，即度，即1/4个周期）。个周期）。 o 每个每个EV模块都有一个模块都有一个QEP电路，如果电路，如果QEP电路被使能，可以对电路被使能，可以对CAP1/QEP1和和CAP2/QEP2或或CAP4/QEP3和和CAP5/QEP4引引脚上的正交编码脉冲进行解码和计数。脚上的正交编码脉冲进行解码和计数。 o 应用：应用：QEP电路可用于连接一个光电编码电路可用于连接一个光电编码器以获得旋转机器的位置和速率等信息。器以获得旋转机器的位置和速率等信息。 81光电编码器及其输出脉冲光电编码器及其输出脉冲角度间隔空隙角度间隔空隙 一对光电传感器，一对光电传感器，相位差为相位差为 /4LED光源光源shaft rotationCh. ACh. BQuadrature Output from Photo Sensors /4Incremental Optical Encoder82(1) QEP电路的结构特性电路的结构特性EVA的的QEP电路方框图电路方框图捕获单元捕获单元1和和2使能位使能位00 禁止捕获单元，禁止捕获单元，FIFO内容不变内容不变01 使能捕获单元使能捕获单元1和和21x 保留保留输入预定标因子输入预定标因子000 x/1, 100 x/16001 x/2, 101 x/32110 x/4, 110 x/64011 x/8, 111 x/128QEP解码逻辑解码逻辑方向方向CLKGPT2方向方向预定标器预定标器通用定时器通用定时器283o(2)QEP电路的工作方式电路的工作方式oQEP检测电路用来检测两个输入序列中的哪一个是检测电路用来检测两个输入序列中的哪一个是先导序列，从而产生方向信号作为所选定时器的方先导序列，从而产生方向信号作为所选定时器的方向输入。向输入。o如果如果CAP1/QEP1（EVB模块是模块是CAP4/QEP3）引脚）引脚的脉冲输入是先导序列（上升沿比另一个早的脉冲输入是先导序列（上升沿比另一个早1/4周周期），则定时器进行增计数；反之，若期），则定时器进行增计数；反之，若CAP2/QEP2（EVB模块是模块是CAP5/QEP4）引脚的脉）引脚的脉冲输入是先导序列，则定时器进行减计数。冲输入是先导序列，则定时器进行减计数。84o同时，同时，QEP电路对这两个正交脉冲输入信号电路对这两个正交脉冲输入信号的上升沿和下降沿都进行计数，以此产生的的上升沿和下降沿都进行计数，以此产生的时钟频率时钟频率CLK是每个输入序列的是每个输入序列的4倍，这个倍，这个4倍频的倍频的CLK就作为定时器就作为定时器2或或4的输入时钟。的输入时钟。854倍倍方向改变方向改变86如何通过正交信号来决定位置如何通过正交信号来决定位置?Ch. ACh. B(00) (11)(10) (01)(A,B) =00011110QuadratureDecoderState MachineincrementcounterdecrementcounterPosition resolution is /4 degrees.87正向编码连接正向编码连接 (EVA)oGP Timer 2 selected as pulse counteroTimer Prescaler bypassed (i.e. Prescale always 1)Ch. ACh. BCAP1/QEP1CAP2/QEP2QEPdecoderlogicGP Timer 2CLKDIR.IndexCAP3/QEPIQEPIEQEPIQUAL88899091谢谢 谢！谢！祝学习愉快祝学习愉快！92o通用定时器的周期寄存器和比较寄存器都是带通用定时器的周期寄存器和比较寄存器都是带映像缓冲的。映像缓冲的。o在一个周期的任何时刻，都可以向这两个寄存在一个周期的任何时刻，都可以向这两个寄存器写入新值，实际上，新值是先被写入相应的器写入新值，实际上，新值是先被写入相应的映像寄存器中的。映像寄存器中的。o对于比较寄存器，只有当对于比较寄存器，只有当TxCON寄存器选定的寄存器选定的定时器事件发生时，映像寄存器中的内容才被定时器事件发生时，映像寄存器中的内容才被载入工作寄存器中；载入工作寄存器中；o对于周期寄存器，只有当计数器寄存器对于周期寄存器，只有当计数器寄存器TxCNT为为0时，映像寄存器的值才载入到工作寄存器中。时，映像寄存器的值才载入到工作寄存器中。93o周期寄存器和比较寄存器的双缓冲特点允许应周期寄存器和比较寄存器的双缓冲特点允许应用代码在一个周期的任意时刻更新周期寄存器用代码在一个周期的任意时刻更新周期寄存器和比较寄存器，从而可改变下一个定时器周期和比较寄存器，从而可改变下一个定时器周期及及PWM脉冲宽度。脉冲宽度。94o通用定时器的时钟通用定时器的时钟o 内部内部CPU时钟或外部引脚时钟或外部引脚TCLKINA/B上上时钟。时钟。o外部时钟频率必须小于或等于外部时钟频率必须小于或等于CPU内部频率内部频率的的1/4。95o通用定时器中断通用定时器中断o通用定时器的中断标志寄存器通用定时器的中断标志寄存器EVAIFRA、EVAIFRB（p136）、）、EVBIFRA和和EVBIFRB中有中有16个中断标志。每个通用定时器可个中断标志。每个通用定时器可根据以下根据以下4种事件产生中断：种事件产生中断：o 上溢：上溢：定时器计数器的值达到定时器计数器的值达到FFFFH，产生上溢中断。此，产生上溢中断。此时标志寄存器中的时标志寄存器中的TxOFINT位（位（x=1，2，3，4，下同）置，下同）置1。 o 下溢：下溢：定时器计数器的值达到定时器计数器的值达到0000H，产生下溢中断。此时，产生下溢中断。此时TxUFINT置置1。o 比较匹配：比较匹配：当计数器值与比较器相等时，产生比较匹配中断。当计数器值与比较器相等时，产生比较匹配中断。此时此时TxCINT置置1。o 周期匹配：周期匹配：当计数器值与周期寄存器相等时，产生周期匹配当计数器值与周期寄存器相等时，产生周期匹配中断。中断。TxPINT置置1。（中断在。（中断在p148）个人观点供参考，欢迎讨论