组合逻辑电路 PPT学习教案

会计学1组合逻辑电路组合逻辑电路 第4章 组合逻辑电路2第1页/共119页第4章 组合逻辑电路3第2页/共119页第4章 组合逻辑电路4第3页/共119页第4章 组合逻辑电路5第4页/共119页第4章 组合逻辑电路6第5页/共119页第4章 组合逻辑电路74.2.1 组合电路分析的一般步骤组合电路分析的一般步骤 第6页/共119页第4章 组合逻辑电路8第7页/共119页第4章 组合逻辑电路9第二步：写出真值表第二步：写出真值表00其 它00001111111 1 1 01 1 0 11 0 1 10 1 1 11 1 1 1F2F1A B C D第一步：根据逻辑图写出逻辑式第一步：根据逻辑图写出逻辑式ABCDFBCDACDABDABCF21 功能：ABCD中多数为1时，F1=1；ABCD 全为1时，F2 = 1。 表决电路 : 多数通过和一致通过。第三步：分析功能第三步：分析功能第8页/共119页第4章 组合逻辑电路10ABABCBABABAABBABAABBABAS 逻辑式逻辑式第9页/共119页第4章 组合逻辑电路11真值表真值表0 0101 00 10 00 1101 1S CA B半加运算 A1 A0 + B1 B0 C1 S1 S0进位C0 A1A0和和B1B0两个两位二进制数相加，其当两个两位二进制数相加，其当A 0 和和B0相加时，因没有低位进位，只考虑本位和（相加时，因没有低位进位，只考虑本位和（S0）和进位（和进位（C0）。这种加法运算称为）。这种加法运算称为“半加半加”运算。运算。实现半加运算的电路称为实现半加运算的电路称为“半加器半加器”。 第10页/共119页第4章 组合逻辑电路12半加器的逻辑符号半加器的逻辑符号COSCABCOSiCiAiBi全加器的逻辑符号全加器的逻辑符号Ci-1CI第11页/共119页第4章 组合逻辑电路13 这是一个由12个门组成的3输入、2输出组合逻辑电路。第12页/共119页第4章 组合逻辑电路14111111iiiiiiiiiiiiiiiiiiiiSAB CA BCA BCA B CCA BA CB C逻辑式逻辑式真值表真值表0 01 01 00 11 00 10 11 10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1Si CiAi Bi Ci-1功能：符合全加运算的规律，所以该电路为全加器。 第13页/共119页第4章 组合逻辑电路15用4个一位全加器组成 4 位全加器第14页/共119页第4章 组合逻辑电路1674LS283S0 S1 S2 S3 CO CI B0 B1 B2 B3 A0 A1 A2 A3 D0 D1 D2 D3 D4C B A 0D4 D3 D2 D1 D0A B C0 0 0 0 00 0 0 1 10 0 1 1 00 1 0 0 10 1 1 0 00 1 1 1 11 0 0 1 01 0 1 0 10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1输 出输 入 可以看出，当输入为可以看出，当输入为000111时，输出始终为相应输入时，输出始终为相应输入值的值的3倍（二进制表示），所以，这是一个倍（二进制表示），所以，这是一个“3”电路。电路。第15页/共119页321032103210321032101S S S SA A A AB B B BA A A AB B B B 第4章 组合逻辑电路174位全加器S0 S1 S2 S3 COCI B0 B1 B2 B3 A0 A1 A2 A31 B0 B1 B2 B3 A0 A1 A2 A3分析：分析：A加加B的补的补码（反码码（反码+1），），相当于进行相当于进行A减减B的运算。的运算。 第16页/共119页第4章 组合逻辑电路184位全加器S0 S1 S2 S3 COCI B0 B1 B2 B3 A0 A1 A2 A31 0 1 0 1 1 1 0 0 1 1 1 0 如如00111010相相当于当于00110101，等于，等于10013210321032100011 10101001S S S SA A A AB B B B第17页/共119页输出的组合电路。第4章 组合逻辑电路19真值表真值表0 01 11 10 11 00 00 01 10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1Di CiAi Bi Ci-1第18页/共119页第4章 组合逻辑电路20第19页/共119页第4章 组合逻辑电路21第20页/共119页第4章 组合逻辑电路22第一步：根据逻辑图写出逻辑式101000112103FA A DA A DA A DA A D使能端低电平有效。使能端低电平有效。第21页/共119页第4章 组合逻辑电路23第二步：根据逻辑式写出真值表0D0D1D2D3任 意0 00 11 01 110000FA1 A0E 第三步：分析功能 为选通端、低电平有效。控制端A1A0为00、01、10、11时，分别选中D0、D1、D2、D3到输出F 4选1数据选择器。E第一步：根据逻辑图写出逻辑式101000112103FA A DA A DA A DA A D第22页/共119页第4章 组合逻辑电路24第23页/共119页第4章 组合逻辑电路25 74153内部有两个独立的4选1数据选择器，利用扩展端A2控制两个选通端，在A2为0、1时各有一个选择器工作，实现8选1选择器的功能。第24页/共119页第4章 组合逻辑电路26第25页/共119页第4章 组合逻辑电路27DAADDAADDAADDAAD013012011010首先写出逻辑式：首先写出逻辑式：第26页/共119页第4章 组合逻辑电路28D0=DD1=DD2=DD3=D0 00 11 01 1输出A1 A0 功能 当A1A0为不同组合时，输入数据（D）可以有选择地被分配到D0 D3四路输出中，实现了数据的多路分配 4路分配器D0D1D2D3DA1A0逻辑符号第27页/共119页进制代码，是典型的编码器。第4章 组合逻辑电路29第28页/共119页第4章 组合逻辑电路30输出0100 （4）键盘或按键的编码工作第29页/共119页第4章 组合逻辑电路31输出0101（原码）第30页/共119页第4章 组合逻辑电路32456722367113570FIIIIFIIIIFI III第31页/共119页第4章 组合逻辑电路330 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 0 0 0 0 0 0 00 1 0 0 0 0 0 00 0 1 0 0 0 0 00 0 0 1 0 0 0 00 0 0 0 1 0 0 00 0 0 0 0 1 0 00 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1F2 F1 F0 I0 I1 I2 I3 I4 I5 I6 I7输出原码输入1有效 从真值表可从真值表可看出，看出，8个输入中个输入中同一时刻只有一同一时刻只有一个有效个有效（1）编码编码器将该信号转换器将该信号转换为相应的二进制为相应的二进制代码（代码（原码表示原码表示）当有多个同时输当有多个同时输入有效时，则需入有效时，则需采用优先编码器，采用优先编码器，参见组合电路的参见组合电路的设计。设计。第32页/共119页第4章 组合逻辑电路34 实际问题用小规模集成电路（SSI）实现SSI 各种逻辑门用中规模集成电路（MSI）实现MSI 译码器、选择器等用大规模集成电路（LSI）实现LSI 存储器、可编程器件等第33页/共119页第4章 组合逻辑电路35第34页/共119页第4章 组合逻辑电路36第一步第一步：实际问题逻辑化。：实际问题逻辑化。输入输入A、B、C 同意为同意为1、不同、不同意为意为0；表决结果；表决结果F通过为通过为1、否则为否则为0。第二步第二步：根据要求写真值表：根据要求写真值表 000101110 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1FA B C第35页/共119页BCACABABCCABCBABCAF第4章 组合逻辑电路372、如完全选用与非门实现，则将最简与-或式变换为与非-与非式BCACABF 与非-与非式第36页/共119页第4章 组合逻辑电路38用与门和或门实现用与门和或门实现 用与非门实现用与非门实现FABACBC第37页/共119页I9I8I1I0第4章 组合逻辑电路39第38页/共119页第4章 组合逻辑电路40优先顺序I I0 0I I5 5I I9 9Y Y3 3Y Y0 01 11 10 01 10 00 01 11 11 11 11 10 01 10 0表示输出反码表示输入低电平有效如输入11110010115有效，输出1010（5的反码）第39页/共119页第4章 组合逻辑电路411 1 1 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1 1 1 1 1 1 1X X X X X X X X 0X X X X X X X 0 1X X X X X X 0 1 1X X X X X 0 1 1 1X X X X 0 1 1 1 1X X X 0 1 1 1 1 1X X 0 1 1 1 1 1 1X 0 1 1 1 1 1 1 10 1 1 1 1 1 1 1 1输 出输 入987654321IIIIIIIII0123YYYY第40页/共119页9839765428 97 8 96 7 8 95 6 7 8 9763218 97 8 94 5 6 7 8 93 4 5 6 7 8 99753108 96 7 8 94 5 6 7 8 92 3 4 5 6 7 8 9YII IYI I II I I II I I I II I I I I IYI I II I I II I I I I I II I I I I I I IYII I II I I I II I I I I I II I I I I I I I I第4章 组合逻辑电路42化简后，得：化简后，得：98327896895 89489454517896893892899624607895893 4 689189YIIYI III III III IIYI III III I I III I I IIYII III I III I I III I I I II第41页/共119页01234567IIIIIIII第4章 组合逻辑电路43有编码输入时，为0输出反码无编码输入时，为0选通端0有效优先级别优先级别第42页/共119页第4章 组合逻辑电路44S1 10 11 01 01 01 01 01 01 01 01 1 11 1 10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1X X X X X X X X1 1 1 1 1 1 1 10 X X X X X X X1 0 X X X X X X1 1 0 X X X X X1 1 1 0 X X X X1 1 1 1 0 X X X1 1 1 1 1 0 X X1 1 1 1 1 1 0 X1 1 1 1 1 1 1 01000000000输 出输 入 01234567IIIIIIII012YYYEXSYY第43页/共119页第4章 组合逻辑电路45输出为原码输出为原码第44页/共119页第4章 组合逻辑电路46二二-十进制译码器十进制译码器通用译码器通用译码器显示译码器显示译码器二进制译码二进制译码器器代码转换器代码转换器译码器译码器1）译码器的种类第45页/共119页第4章 组合逻辑电路47第46页/共119页第4章 组合逻辑电路48例：设计3线-8线译码器，输入原码、输出高电平有效。 分析，该电路为3输入、8输出的组合电路。当输入为000111时，8个输出依次为高电平。例如若ABC为110，则F7F0为01000000 3线-8线译码器ABCF7F0第47页/共119页第4章 组合逻辑电路490 0 0 0 0 0 0 10 0 0 0 0 0 1 00 0 0 0 0 1 0 00 0 0 0 1 0 0 00 0 0 1 0 0 0 00 0 1 0 0 0 0 00 1 0 0 0 0 0 01 0 0 0 0 0 0 00 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1F7 F6 F5 F4 F3 F2 F1 F0A B C第二步：写逻辑式第二步：写逻辑式0011223344556677FABCmFABCmFABCmFABCmFABCmFABCmFABCmFABCm第48页/共119页0011223344556677FABCmFABCmFABCmFABCmFABCmFABCmFABCmFABCm第4章 组合逻辑电路50每个输出都是输入变量的最小项，因每个输出都是输入变量的最小项，因此又称为此又称为最小项译码器最小项译码器。第49页/共119页第4章 组合逻辑电路51001123TTTSSS 74LS138为 3线- 8线译码器，输入原码、输出低电平有效。选通端 时工作。A2A1 A0=101时，输出：7654321011011111F F F F F F F F 选通端低电平输出有效原码输入第50页/共119页第4章 组合逻辑电路52输入端输出端选通端第51页/共119页第4章 组合逻辑电路53第52页/共119页第4章 组合逻辑电路544线-10线译码器A3A2A1A0F9F0第53页/共119页第4章 组合逻辑电路55第54页/共119页第4章 组合逻辑电路56第55页/共119页第4章 组合逻辑电路57阳极阴极发光二极管导通时发光数码管的接法有两种数码管的接法有两种 ：共：共阴极和共阳极。阴极和共阳极。第56页/共119页第4章 组合逻辑电路58共阴极数码管第57页/共119页第4章 组合逻辑电路59第58页/共119页第4章 组合逻辑电路60第59页/共119页第4章 组合逻辑电路61无关项其 他01234567891 1 1 1 1 1 00 1 1 0 0 0 01 0 0 1 1 0 11 1 1 1 0 0 10 1 1 0 0 1 11 0 1 1 0 1 11 0 1 1 1 1 01 1 1 0 0 0 01 1 1 1 1 1 01 1 1 1 0 1 10 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 1a b c d e f gA B C D显示数字输 出输 入第60页/共119页DCCBCBADCCBCBAgDBCBDCADBCBDCAfDBDCDBDCeDCBCBDBDCADCBCBDBDCAdDBCDBCcCDDCBCDDCBbDBBDCADBBDCAa第4章 组合逻辑电路62第三步：根据逻辑式画逻辑图（略）第61页/共119页第4章 组合逻辑电路63BCD码输入测试输入熄灭输入/灭0输出灭0输入显示信号输出第62页/共119页第4章 组合逻辑电路641）灯测试输入灯测试输入 ：为低电平时，：为低电平时，数码管应显示数码管应显示“8”。正常使用，。正常使用，应接高电平。应接高电平。LT2）灭零输入灭零输入 ：为低电平，且：为低电平，且A3A2A1A0=0时，数码管不显示时，数码管不显示（灭）。（灭）。RBI第63页/共119页第4章 组合逻辑电路653）熄灭输入熄灭输入/灭零输出灭零输出 ：双：双重功能的输入重功能的输入/输出端。输出端。 输入：外加低电平时，所有灯熄灭。输入：外加低电平时，所有灯熄灭。 输出：当输出：当A3A2A1A0为为0时，输出为时，输出为0。/BI RBO第64页/共119页第4章 组合逻辑电路66第65页/共119页第4章 组合逻辑电路67第66页/共119页第4章 组合逻辑电路680 1 00 0 11 0 00 1 00 00 11 01 1FAB FA=B FAB FA=B FA B0A0 B1A1 B2A2 B3A3 B FA=B FABA0B0A1B1A2B2A3B3输 出输 入第70页/共119页0011223300112233112233223333BABABABAFFFFBABABABABABABABABABAFBABABABABA第4章 组合逻辑电路72第71页/共119页第4章 组合逻辑电路73第72页/共119页第4章 组合逻辑电路74第73页/共119页第4章 组合逻辑电路75实际问题F将 转换成与或式数据选择器（4选1）译码器33221101301201101001DmDmDmDmDAADAADAADAAF00112233FAB mFAB mFAB mFAB m选择器为最小项之和译码器由2n个最小项组成实现第74页/共119页FABCABCABCABC70126012501240123012201210120012DAAADAAADAAADAAADAAADAAADAAADAAAF第4章 组合逻辑电路76方法一：选用8选1数据选择器 （用3个控制端的选择器实现3变量的组合电路）。写出8选1数据选择器的逻辑式：第75页/共119页FABCABCABCABC70126012501240123012201210120012DAAADAAADAAADAAADAAADAAADAAADAAAF第4章 组合逻辑电路77F第76页/共119页(0)( )( )(1)FABAB CAB CAB第4章 组合逻辑电路78 4选选1选择器的逻辑式：选择器的逻辑式：301201101001DAADAADAADAAF将所需设计逻辑式进行变换：将所需设计逻辑式进行变换：FABCABCABCABC令：令：100123,0,1AA ABDDDCD第77页/共119页第4章 组合逻辑电路79则两式相等，实现所要求的逻辑功能令：令：10012301AAABDDDCD第78页/共119页分离变量则与数据输入端相接。第4章 组合逻辑电路80第79页/共119页第4章 组合逻辑电路81第80页/共119页()( )()()(1)( )FABCDEABCEABCDABCDABCABCEABC DEABC EABC DABC DABCABC E第4章 组合逻辑电路82 用3个控制端的选择器实现5个变量的逻辑函数，需分离出两个变量。 一般来说，D、E出现较少，可将其分离，并经过附加的电路送到输入端。第81页/共119页()( )( )( )( )FABC DEABC EABC DABC DABCABC E第4章 组合逻辑电路83第82页/共119页第4章 组合逻辑电路84第83页/共119页第4章 组合逻辑电路85第84页/共119页量的逻辑函数。n4线-16线译码器可实现任何4变量的逻辑函数。第4章 组合逻辑电路86第85页/共119页0101232345456767FABCmFABCmFABCmFABCmFABCmFABCmFABCmFABCm第4章 组合逻辑电路87例：用译码器实现逻辑函数 F (A，B，C) = m ( 0， 2， 3， 4， 7) F为3变量逻辑函数，因此选用 74LS138（3 线8线译码器）。 输入为原码、输出低电平有效。每个输出对应一个以输入为变量的最小项。其逻辑式为：第86页/共119页02347(0,2,3,4,7)FmF F F F F 第4章 组合逻辑电路88F (A，B，C) = m ( 0， 2， 3， 4， 7) 因为138的输出为低电平有效，因此将逻辑函数转换成最小项的反变量的形式。第87页/共119页02347(0,2,3,4,7)FmF F F F F 第4章 组合逻辑电路89第88页/共119页156(0,2,3,4,7)mFm m m 第4章 组合逻辑电路90也可通过与门连接也可通过与门连接第89页/共119页第4章 组合逻辑电路911(1,2,4,7)(3,5,6,7)iiSmCm1位全加器真值表位全加器真值表0 01 01 00 11 00 10 11 10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1Si Ci+1Ai Bi Ci第90页/共119页1(1,2,4,7)(3,5,6,7)iiSmCm第4章 组合逻辑电路92 选用一片选用一片74LS138及与非门实现及与非门实现用译码器实现多输出函数，需用译码器实现多输出函数，需要一片译码器和多片与非门要一片译码器和多片与非门（或门）。（或门）。第91页/共119页第4章 组合逻辑电路93第92页/共119页第4章 组合逻辑电路94第93页/共119页第4章 组合逻辑电路95第94页/共119页第4章 组合逻辑电路96Y3Y2Y1Y0=DCBA+0011第95页/共119页逻辑门都存在传输延迟时间。第4章 组合逻辑电路974.4.1 竞争和冒险产生的原因AttFFt理想逻辑门忽略传输时间实际存在传输时间第96页/共119页第4章 组合逻辑电路98 理想情况下，理想情况下，F=AB，但考虑到，但考虑到A、B实际到实际到达与门的时间不同，存在达与门的时间不同，存在竞争竞争，可能产生干扰脉，可能产生干扰脉冲，称为冲，称为冒险冒险。第97页/共119页第4章 组合逻辑电路99考虑传输时间，A、B到达与门的时间不同，称为竞争由于存在竞争，输出产生干扰脉冲，称为冒险ttttAABF忽略传输时间AABttttF理想输出第98页/共119页第4章 组合逻辑电路100输入有竞争现象时，输出不一定都产生冒险。输入有竞争现象时，输出不一定都产生冒险。冒险分为逻辑冒险和功能冒险两种。冒险分为逻辑冒险和功能冒险两种。第99页/共119页第4章 组合逻辑电路101 当多个输入信号中某一个发生变化时，由于当多个输入信号中某一个发生变化时，由于此信号在电路中经过的途径不同，使到达电路某此信号在电路中经过的途径不同，使到达电路某个门的多个输入信号之间产生时间差，即存在由个门的多个输入信号之间产生时间差，即存在由所有的逻辑部件的延迟时间引起的竞争，称为所有的逻辑部件的延迟时间引起的竞争，称为“逻辑竞争逻辑竞争”，由此产生的冒险为，由此产生的冒险为“逻辑冒险逻辑冒险”。 第100页/共119页第4章 组合逻辑电路102ABC由111 110时，C发生变化，由于经过门的数量不同，达到G4门的时间就不同，称为“逻辑竞争”第101页/共119页第4章 组合逻辑电路103tttAtBCtCtACBCFC由1到0经G1延迟t经G2延迟t经G3再延迟t偏1型干扰脉冲第102页/共119页第4章 组合逻辑电路104CBACF111100 01 11 1001ABC 两圆圈相切时，可能产生逻辑冒险第103页/共119页第4章 组合逻辑电路105111100 01 11 1001ABCABCBACF修改后的电路及逻辑式解决：增加冗余项AB第104页/共119页第4章 组合逻辑电路106AB保持高电平F保持高电平第105页/共119页第4章 组合逻辑电路107 在组合电路的输入端，当有几个变量变化时，由于其变化的快慢不同，传递到某个门的输入端必然存在时间差，这种现象叫作功能竞争。 因功能竞争而在输出端所产生的瞬时干扰脉冲，称为功能冒险。 第106页/共119页第4章 组合逻辑电路108消除干扰措施之一：加滤波电容功能冒险的消除措施消除干扰措施之二：引入禁止脉冲第107页/共119页第4章 组合逻辑电路109第108页/共119页第4章 组合逻辑电路110药片通过漏斗装入键盘设定每瓶数量第109页/共119页第4章 组合逻辑电路111第110页/共119页第4章 组合逻辑电路1124.5 组合电路的系统应用 编码器编码器A将其预先设定的将其预先设定的66转换为二进制数并存入转换为二进制数并存入寄存器寄存器A中，通过中，通过译码显示译码显示电路显示电路显示“66”。 计数器输出与设定值相等时，计数器输出与设定值相等时，比较器比较器的输出发出的输出发出信号使漏斗的阀门关闭，同时控制传送带前进，将下信号使漏斗的阀门关闭，同时控制传送带前进，将下一个药瓶移至漏斗下面，传送控制发出信号使计数器一个药瓶移至漏斗下面，传送控制发出信号使计数器清零，这时比较器的输出为清零，这时比较器的输出为0，发出信号时漏斗的阀门，发出信号时漏斗的阀门打开，继续装药。打开，继续装药。 加法器和寄存器加法器和寄存器构成构成“累加累加”的功能。可以将多的功能。可以将多个瓶子中药片的数量累加，通过个瓶子中药片的数量累加，通过译码、显示电路译码、显示电路显示显示出来。出来。第111页/共119页第4章 组合逻辑电路113第112页/共119页第4章 组合逻辑电路114第113页/共119页第4章 组合逻辑电路115第114页/共119页第4章 组合逻辑电路116MABCABCMCABMCBAMBCAMF35601247,0,1DDDMDDDDD第115页/共119页第4章 组合逻辑电路117第116页/共119页第4章 组合逻辑电路118本章小结第117页/共119页第4章 组合逻辑电路119常用组合逻辑电路1、编码器；2、译码器；3、数据选择器；4、加法器；5、数值比较器中规模集成电路的应用 电路分析、自扩展和实现逻辑功能。 组合逻辑电路中的竞争冒险现象第118页/共119页