eda课件第5章大规模可编程逻辑器.ppt

1 2020年3月30日10时11分 第5章大规模可编程逻辑器件 2 2020年3月30日10时11分 一 可编程逻辑器件概述 可编程逻辑器件 PLD 是用来实现定制逻辑功能的 用户可自由配置的数字集成电路 ICs 可编程逻辑器件可以利用其内部逻辑结构实现任何的布尔表达式或者寄存器功能 相反 象TTL器件等现有的逻辑集成电路 ICs 只能提供特定的逻辑功能 不能通过修改来满足具体电路的设计要求 现在 PLD制造商已经能够供应集成度和性能比分立元件高 而单位功能成本低于分立元件的可编程器件 可编程逻辑器件已经成为比分立元件以及类似专用集成电路 ASICs 的全定制或者半定制器件更受欢迎的产品 3 2020年3月30日10时11分 一 可编程逻辑器件概述 可编程逻辑器件 PLD 的结构 基于乘积项技术和基于查找表技术现场可编程门阵列FPGA FieldProgrammableGateArray 复杂可编程逻辑器件CPLD ComplexProgrammableLogicDevice PLD的三家主流公司是Xilinx Altera Lattice 不同厂家不同叫法 大规模可编程逻辑器件使电子设计进入了一个崭新的时代 4 2020年3月30日10时11分 1 基于乘积项的结构模块 2 基于查找表的结构模块 二 构成可编程逻辑的两种主要方法 5 2020年3月30日10时11分 可编程的 与 阵列 固定的 或 阵列用于逻辑综合及取 反 的 异或 门容量受乘积项数量的限制输入引线多 1 结构原理与特点 1 基于乘积项的结构模块 6 2020年3月30日10时11分 2 简单可编程逻辑器件 SPLD 简单可编程逻辑器件 SPLD 早期的基本框图 7 2020年3月30日10时11分 例 f 8 2020年3月30日10时11分 2 简单可编程逻辑器件 SPLD O2 I2 I1 I0 I2 I0 I1 I0O1 I2 I1 I0 I1 I0O0 I1 I0 I2 I1 I0 PAL结构逻辑功能可变化的硬件结构 PAL ProgrammableArrayLogic PAL是由一个可编程的 与 平面和一个固定的 或 平面构成的 或门的输出可以通过触发器有选择地被设置为寄存状态 右图实现的逻辑功能 乘积项逻辑 9 2020年3月30日10时11分 GAL GeneralArrayLogicDevice 最多有8个或项 每个或项最多有32个与项 10 2020年3月30日10时11分 逻辑宏单元 输入 输出口 输入口 GAL结构 时钟信号输入 三态控制 可编程与阵列 固定或阵列 11 2020年3月30日10时11分 查找表 LookUpTable 简称为LUT LUT本质上就是一个RAM 1 什么是查找表 2 基于查找表的结构模块 12 2020年3月30日10时11分 2 查找表原理 例 13 2020年3月30日10时11分 三 如何选用CPLD FPGA 适于实现复杂的组合逻辑适于实现复杂的状态机适于实现控制量多的逻辑适于实现完全编码的状态机扇入系数大应用举例 存储总线控制器译码逻辑 适于实现数据通路功能适于实现寄存器用量大的设计适于实现算术功能 加法器 计数器等适于实现 OneHot 方式编码的状态机应用举例 DSP功能PCI接口 乘积项结构 CPLD 查找表结构 FPGA 14 2020年3月30日10时11分 四 FPGA CPLD生产商 ALTERA FPGA FLEX系列 10K 10A 10KE EPF10K30EAPEX系列 20K 20KEEP20K200EACEX系列 1K系列EP1K30 EP1K100CYCLONE EP3C16Q240C8CPLD MAX7000 S A B系列 EPM7128SMAX9000 A系列 FPGA XC3000系列 XC4000系列 XC5000系列Virtex系列SPARTAN系列 XCS10 XCS20 XCS30CPLD XC9500系列 XC95108 XC95256 XILINX 15 2020年3月30日10时11分 LATTICEVANTIS AMD ispLSI系列 1K 2K 3K 5K 8KispLSI1016 ispLSI2032 ispLSI1032E ispLSI3256AMACH系列 ispPAC系列 其他PLD公司 ACTEL公司 ACT1 2 3 40MXATMEL公司 ATF1500AS系列 40MXCYPRESS公司QUIKLOGIC公司 CPLD SOMUCHIC FPGACPLD 16 2020年3月30日10时11分 本章小结 可编程逻辑器件PLD是一种可由用户通过自己编程配置各种逻辑功能的芯片 它经历了从简单PLD 如PROM PLA PAL和GAL 到采用大规模集成电路技术的复杂PLD 如CPLD和FPGA 的发展过程 PLD一般由输入缓冲电路 与阵列 或阵列和输出缓冲电路4部分组成 可编程阵列逻辑 PAL 是与阵列可编程 或阵列固定 输出结构有组合型和寄存器型等 便于用来实现组合逻辑和时序逻辑函数 FPGA和CPLD是超大规模的集成电路 二者在结构上有差异 常规PLD在使用中通常是先编程后装配 而采用在系统可编程 ISP 技术的PLD 则是先装配后编程 且成为产品后还可反复编程 系统可编程大规模集成电路 ispLSI 由I O单元 全局布线区GRP 通用逻辑块GLB和输出布线区等部分组成 PLD器件的应用与开发都需要在一定的工具软件的支持下进行 可根据器件类型进行选择