微机原理及接口技术教案

-第1课次授课方案根本容: 课程性质及容介绍、先修课程及参考书目 第1章 计算机根底知识11.1 绪论1.2 计算机的开展概述1.3 微机息的表示及运算根底目的要求: 明确本课程的学习目的及要求、激发学习微机原理与接口的兴趣与热情，初步了解本课程的特点及学习方法；了解计算机开展历史；熟练掌握无符号数和带符号数的表示方法；掌握各种进制间的互换；重点掌握数的原码、反码、补码表示法，并熟练掌握补码加减运算。重点难点: 补码加减法运算；有符号数和无符号数溢出判断。教学环节及组织:新课引入课程性质：该课程属计算机硬件根底课程，是学习微机组装、单片机应用开发、微机控制等课程的前序根底课。课程容：微机的根本构造；指令系统及汇编语言；存储器构造及工作原理；I/O接口及应用；可编程芯片及应用。学习方法：首先掌握微型计算机的根本原理，熟记其指令系统用指令和应用指令编写程序；掌握I/O接口的根本构造和接口应用；理论结合实际，多上机多编程，在应用中学习。新课讲授1 计算机根底知识1.2 计算机开展概述从1946年世界上第一台电子数字计算机ENIAC问世至今，计算机的开展主要经历了电子管、晶体管、小规模集成电路、大规模LSI和超大规模VSLI集成电路四个开展阶段，从1981年起进入智能计算机阶段。 微处理器及微型计算机的开展4位及低档8位中高档8位16位32位高档32位64位主要表达在位数的变化 微型计算机的组成微型计算机通常由微处理器即CPU、存储器ROM，BAM、IO接口电路及系统总线包括地址总线AB、数据总线DB、控制总线CB组成。 计算机编程语言的开展。介绍各编程语言的特点，本门课程主要学习汇编语言。1.3 计算机息的表示及运算根底 计算机中的数和编码系统 计算机中的进位计数制 进位计数制的根本概念u 课堂讨论：为什么要使用二进制和十六进制，各进制间是否可以相互转换？ 四种不同进制数二、八、十、十六进制的相互转换课堂练习 计算机中带符号数的表示 原码、反码和补码的表示方法 原码、反码和补码之间的转换u 课堂练习 补码加减运算 补码加减运算规则 *Y补=* 补Y 补u 例题分析例1*=-0110100B，Y=+1110100B，求*+Y=？例2*=-56，Y=-17，求*-Y=？u 通过例题强调：运算完后要先判断结果的正负，结果假设为负数，则需进展变补运算才能得到结果的真值。即*Y原*Y补 补 溢出判断u 例题分析例3*=-62H，Y=-3BH，求*+Y=？例4*=-1FH，Y=-4AH，求*+Y=？ 溢出和进位的区别， 溢出判断标准：假设最高进位次高位进位=1，则结果产生溢出。小结1主要介绍了计算机的开展以及计算机的根底知识。2要求掌握：二、十、十六进制的相互转换，无符号数、带符号数、真值、机器数的区别，原码、反码、补码、真值之间的相互转换方法，补码加减运算，进位和溢出的概念。课外作业及思考题1） 课后练习1,2,3,5,6题自行练习。课后 记 载 :第2课次授课方案根本容: 第1章 计算机根底知识21.3 微机息的表示及运算根底第2章 8086体系构造12.1 8086 CPU构造部构造 目的要求: 掌握二-十进制数的表示BCD数；掌握二-十进制数的加减运算；重点掌握字符的编码ASCII码；掌握8086微处理器的根本构造和工作原理。难点: 二-十进制数BCD数的加减运算结果调整教学环节及组织:复习稳固 计算机中的数和编码系统 计算机中的进位计数制及进制间的转换 计算机中带符号数的表示：原、反、补码的表示和转换 补码加减运算：*Y补=* 补Y 补 溢出判断：假设最高进位次高位进位=1，则结果产生溢出。新课讲授1 计算机根底知识1.3 计算机息的表示及运算根底 二-十进制数BCD数 二-十进制数的表示：用四位二进制数表示一位十进制数。 二-十进制数的加减运算u 课堂讨论：例题中BCD数运算结果为什么不再是BCD数？为什么与十进制结果不符？u 通过例题讨论，分析结果不一致的原因：BCD数在计算机中按十六进制运算“逢十六进一，而十进制为“逢十进一。假设要BCD数运算中仍保有十进制的“逢十进一的效果，则对运算结果需进展调整。 二-十进制数的加减运算调整原则加法调整规则：1假设二进制和小于10，则保持不变化。2假设二进制和大于等于10，或有进位，则和数应加6修正。 减法调整规则：1假设相减不发生借位，则减法直接进展。2假设相减低位向高位发生借位，则低位应减6修正。u 课堂练习：用BCD码计算94+7=101 字符的编码ASCII码 目前微机中应用最普遍的美国标准信息交换码 常用字符ASCII码：回车0DH/ 换行0AH/ 0930H39H/ az61H7AH/ AZ41H5AH2 8086体系构造从前续课程学习已经知道计算机的根本构造，从而可知微机的根本构造有运算器、控制器和存储器等，这些器件又是怎样构成微型计算机的以及怎样在CPU的指挥下工作的？这就是本节课要解决的间题。2.1 8086 CPU构造初步认识： 8086是16位微处理器，数据总线16位，地址总线20位寻址围1M，40脚双列直插组件封装。u 课堂提问：计算机系统的三总线构造是哪三种总线？数据总线、地址总线、控制总线 8086 CPU 的部构造(基于图2.1 8086 CPU的部构造框图讲解) BIUBus Interface Unit总线接口部件：实现CPU与存储器或I/O口间数据传送组成：1个20位地址加法器、专用存放器组(段存放器和指令指针存放器等)、指令队列、总线控制逻辑 EUE*ecution Unit指令执行部件：主要功能是执行指令组成：算术逻辑运算单元ALU 、1个16位标志存放器FLAGS、 1个数据暂存寄器、8个通用16位存放器组、EU控制器 8086 CPU 的工作原理 与一般CPU工作原理比照，解释流水线技术 动画演示8086 CPU流水线工作过程小结1主要介绍了计算机中常用的编码方式：BCD、ASCII2要求掌握：BCD数的表示、加减运算，以及常用字符的ASCII码 3主要学习了Intel 80868088 微处理器根本构造和工作原理课外作业及思考题1） 课后练习13题自行练习；2） 预习：8086CPU 的存放器构造课后 记 载 :第3课次授课方案根本容: 第2章 8086体系构造12.18086 CPU构造部构造+存放器构造+管脚与功能目的要求: 熟练掌握8086 CPU部存放器组的定义及用法；重点根本掌握8086微处理器管脚的功能；熟练掌握物理地址/逻辑地址的概念；重点掌握存储器构造和分段的意义；熟练掌握物理地址的形成方式；重点难点: 8086 CPU部存放器组的定义及用法；堆栈段的使用教学环节及组织:复习稳固 第1章课堂作业评讲1以下无符号数中最大的数是 C 。 错解：D2人A. 9816 B. 15210 C. 100110012 D.22782二进制数10.11101B写成浮点数形式是 D 。 错解：A2人、B1人 A. 101110110-5 B. 10111012-1000 C. 1.01110110+1 D. 1.0111012+0001 3. 设*-46，y117，则*-y补和*+y补分别等于 B 。 错解：D2人 A.D2H和75H B.5DH和47H C.2EH和71H D.47H和71H4补码表示的8位二进制有符号数表示的数值围是 D 。 错解:A(3人)、C(14人)A. 0255 B. 0256 C. -127127 D. -1281275 利用二进制补码完成有符号数加法运算：(16)+(-32)16补=0 0010000B -32 原=1 0100000B -32 补=1 1100000B所以： 16-32补= 16补+ -32补 =0 0010000B +1 1100000B=1 1110000B (16)+(-32)=1 1110000B 补=1 0010000B=-16出错之处：1直接用原码相加；2原反补码求取出错；3纯计算错误；4没有结论第2章容回忆 8086 CPU的部构造：BIU+EU 功能和组成 8086 CPU的流水线工作方式新课讲授2 8086体系构造2.1 8086 CPU构造 8086 CPU的存放器构造注意强调 16位的A*/B*/C*/D*也可拆成两个8位的存放器使用； 初步介绍存储器的分段存储的概念，由此给出段首地址和偏移地址的概念，帮助理解段存放器和地址存放器的功能； 存放器存在“隐含寻址的概念，即要记住存放器和对应的段首地址存放器，这是后面学习指令寻址的根底。 IP用来存放将要执行的下一条指令不是当前指在代码段中的偏移地址。具有自动加1功能。u 课堂练习：稳固牢记标志存放器各位的含义。 8086 CPU的管脚与功能 两种工作模式：最大模式、最小模式 40个引脚，32个引脚功能固定，8个引脚随工作模式不同含义不同2.2 8086系统的构造和配置 8086存储器构造 常识：存储空间以字节为单位，一个字节分配一个唯一的20位物理地址两个连续的字节称为一个字，低地址对应低字节，高地址对应高字节u 课堂讨论：什么是段？为什么要分段由于8086可以寻址20位地址空间，所以字或字节必须表示成20位的二进制。但是8086设计是用来执行16位计算的，它只能处理16位长的字。所以必须设计一个巧妙的方法来表示地址-存储器分段。u 20位物理地址的形成。物理地址PA=段基址16 + 偏移地址 堆栈段的使用强调：以字为单位进展出入栈的操作，工作方式为“先进后出。课堂练习、分析小结1重点掌握：8086微处理器的存放器构造，特别是标志存放器的取值和存放器组的组成和作用。2重点掌握：8086存储器分段、20位物理地址的形成、课外作业及思考题1） 要求牢记8086CPU部存放器的名字、根本用法这是学习汇编编程的根底课后 记 载 :第 4 课次授课方案国庆休假根本容: 目的要求: 难点: 教学环节及组织:前次课程容回忆新课讲授课外作业及思考题课后 记 载 :第5课次授课方案根本容: 第2章 8086体系构造22.28086系统的构造和配置存储器构造目的要求: 根本掌握8086微处理器管脚的功能；了解最大及最小模式下管脚的不同定义；熟练掌握物理地址/逻辑地址的概念；重点掌握存储器构造和分段的意义；熟练掌握物理地址的形成方式；重点掌握8086 CPU访问存储器的方式；重点掌握堆栈段的使用。重点难点: 存储器的组成：偶地址体、奇地址体8086 CPU访问存储器的方式；堆栈段的使用教学环节及组织:复习稳固 8086 CPU的部构造：BIU+EU 8086 CPU的存放器构造 8086 CPU的管脚：40个前次作业课堂评讲1、3、4特别提醒注意第4题2小题考虑周全新课讲授2 8086体系构造2.1 8086 CPU构造 8086 CPU 的管脚u 讲清楚地址/数据线复用的问题，强调不得以而为之2.2 8086系统的构造和配置 8086存储器构造 常识：存储空间以字节为单位，一个字节分配一个唯一的20位物理地址两个连续的字节称为一个字，低地址对应低字节，高地址对应高字节 存储器的组成：偶数地址单元+奇数地址单元难点分析对照课件图分析： 将1MB的存储空间分成两个512KB的存储体，一个存储体中包含偶数地址单元，另一个包含奇数地址单元。两个存储体之间采用字节穿插编址方式。 偶数地址单元与数据总线的低8位相连，奇数地址单元与数据总线的高8位相连。 地址总线A0用于区分当前访问的存储体。 8086 CPU访问存储体的方式难点分析对照课件图分析：特别注意A0和引脚的配合由此推出“对准字的概念：从偶地址开场的字 存储器的分段u 课堂讨论：什么是段？为什么要分段n ？由于8086可以寻址20位地址空间，所以字或字节必须表示成20位的二进制。但是8086设计是用来执行16位计算的，它只能处理16位长的字。所以必须设计一个巧妙的方法来表示地址-存储器分段。u 20位物理地址的形成。物理地址PA=段基址16 + 偏移地址 堆栈段的使用强调：以字为单位进展出入栈的操作，工作方式为“先进后出。课堂练习、分析小结1主要学习了Intel 8086存储器的组成和工作原理2重点掌握：8086存储器分段、20位物理地址的形成、CPU对存储器的访问方式。课外作业及思考题1） 思考：段地址、偏移地址、物理地址的含义和相互关系2） 课后习题4-20课后 记 载 :第6课次授课方案根本容: 第2章 8086体系构造32.2 8086系统的构造和配置输入/输出构造、最大和最小模式系统2.3 8086 CPU部时序 目的要求: 了解8086输入/输出构造；理解最大和最小工作模式应用场合；掌握最小工作模式的系统典型配置；重点熟练掌握时序根本概念；重点掌握最小模式下读写总线周期时序。难点: 各种工作时序的分析教学环节及组织:复习稳固 存储器的组成：以字节为单位，1M存储空间分为偶地址体+奇地址体。以偶地址开场的字称为“对准字。 存储器的分段：可分为假设干个逻辑段容量不大于64KB 逻辑地址和物理地址：物理地址20位=段基址16位16 + 偏移地址16位 堆栈段的使用：以字为单位，遵循“先进后出的原则新课讲授2 8086体系构造2.2 8086系统的构造和配置 8086 输入/输出构造 简单介绍CPU要通过接口与外设实现输入/输出，外设地址的编制方法和访问指令。 此局部容不展开，到第5、6章深入学习。 8086 的最小和最大模式系统 最大、最小模式应用场合 结合课件中的图分析最小、最大模式下系统典型配置。最下模式重点讲。u 重点强调：地址锁存器的作用8086 CPU的地址/数据引脚复用，利用地址锁存器才能别离数据和地址信号。2.3 8086 CPU的部时序 时序根本概念 时钟周期状态周期：CPU的最小定时单位，由系统时钟的频率确定。假设8086的主频为10MHz，一个时钟周期为100ns 总线周期机器周期：CPU从存储器或I/O口存取一个字或字节的时间。利用总线完成一次数据传送的时间 指令周期：完成一条指令所需要的时间，由一个或多个总线周期组成u 各周期间的关系：时钟周期是最小时序单位，总线周期由假设干时钟周期组成，指令周期包含假设干总线周期因指令功能而异。 总线周期的时序 一个根本的总线周期由4个时钟周期组成，即T1、T2、T3、T4 CPU在T3周期时钟脉冲上升沿检测READY线号，假设无效则插入假设干Tw周期，直至READY信号有效。 最小模式下读写总线周期时序分析 对照课件图进展分析。注意分析、ALE、READY信号的变化本章小结18086 CPU的部构造：BIU+EU2) 8086 CPU的存放器构造重点，要求熟记名字、使用38086 CPU的引脚和功能：40个，地址和数据复用48086存储器构造：分段、20位物理地址的形成、CPU对存储器的访问方式58086 CPU的部时序：明确计算机是一个时序系统，重点掌握几个周期的定义和关系。前次作业随堂评讲出现的错误多为计算错误，即没有使用十六进制运算原则。课后 记 载 :第7课次授课方案根本容: 第3章 8086的指令系统13.1 8086指令的特点3.2 8086的寻址方式3.3 8086的指令格式及数据类型目的要求: 了解8086指令的特点、格式理解各种寻址方式重点熟练掌握EA 有效地址的计算重点难点: EA地址的计算教学环节及组织:复习稳固上一章学习了微机的根本构造和8086CPU的组成，特别是8086存放器的组成、功能和作用，以及分段地址管理的根本原理。新课引入微机的执行过程是由程序指令的集合控制执行的，本章将介绍其指令的格式、功能和应用编程。3 8086的指令系统根本概念：指令、指令系统、程序、程序设计语言机器语言、汇编语言和高级语言3.1 8086指令的特点稍作解释3.3 8086的指令格式及数据类型 格式：操作码+操作数 操作数个数：单个、两个、三个其中一个为指令隐含的 操作数数据类型：无符号数、有符号数、ASCII码、BCD数3.2 8086的寻址方式 EA地址：组合计算的逻辑偏移地址。对应图3.1存储器地址分析 寻址方式：如何寻找8086微理器指令的操作数来源的方式 立即、存放器、直接、存放器间接、基址/变址、基址+变址、串、I/O端口寻址 重点讲解 结合例题和图分析讲解各寻址方式的含义，EA地址的计算 课堂练习 课后习题 1小结：主要介绍了8086的指令系统、指令格式，重点掌握各寻址方式的特点和EA的计算。课外作业及思考题1） 牢记各种寻址方式，思考访问存储器的寻址方式有哪几种？本章总结 8086的寻址方式掌握定义、各类寻址方式中EA的计算方法 立即寻址 存放器寻址 直接寻址 存放器间接寻址 基址/变址寻址 基址变址寻址 串寻址 I/O端口寻址 8086指令格式和数据类型 8086指令集每类指令中掌握常用指令 数据传输类 算术运算类 逻辑运算类 串操作类 程序控制类 处理机控制类 强调： 指令的学习是后续章节特别是汇编语言程序设计的根底，要认真对待； 指令的学习不要死记硬背，要多读例程多想可否用其他指令代替多练课外作业及思考题总结常用指令的格式、操作数要求、功能和应用总结8086存储器寻址方式课后 记 载 :第8课次授课方案根本容: 习题课：第3章作业讲评目的要求: 难点: 教学环节及组织:课外作业及思考题课后 记 载 :第9课次授课方案根本容: 第4章 存储器原理与接口(1)4.1 存储器分类 4.2 多层存储构造概念4.3 主存储器及存储控制目的要求: 了解存储器的分类与性能，理解多层存储构造概念掌握RAM和ROM的构造和工作原理重点掌握主存储器的技术指标、根本组成、根本操作及存储器译码方式重点难点: RAM和ROM的工作原理、存储器译码方式教学环节及组织:新课引入从第1章中计算机的根本构造由CPU、存储器、IO接口和BUS组成，计算机的所有软件程序都是存放存储器中，才能执行之。从而应当清楚存储器的根本构造和工作原理。新课讲授4 存储器原理与接口4.1 存储器分类 存储器概念：许多存储单元的集合，用以存放计算机要执行的程序和有关数据。强调：每个存储单元有一个固定的地址，假设存储器地址译码器的输入地址线为n，则存储器的单元数为2n。 存储器分类：分类标准很多 按构成存储器的器件和存储介质分类，本章关注半导体存储器 按存储器存取方式分类，：主要分为ROM和RAM 按在计算机中的作用分类：主要分为主存、辅存和缓存 ROM和RAM ROM (Read Only Memory) 意指只读存储器u 工作原理：对照课件图分析ROM存储单元电路u 特点：微机在线运行过程中，只能对其进展读操作，而不能进展写操作。电源关断，信息不会丧失，属于非易失性存储器件；常用来存放不需要改变的信息。u 根据工艺不同，还有MROM、PROM、EPROM、E2PROM RAMRandom Access Memory意指随机存取存储器。u 特点：微机工作过程中，可以随机地对其中的各个存储单元进展读写操作。u 分类：静态随机存取存储器SRAM、动态随机存取存储器DRAMu 工作原理：对照课件图分别分析SRAM、DRAM存储单元电路 课堂讨论SRAM与DRAM的区别SRAMDRAM信息保存方式多个晶体管组成电路来保存 利用单个晶体管和寄生电容来保存 特点 状态稳定，只要不掉电，信息不丧失； 集成度低 速度快，可用于高速缓存 即使不掉电也会因电容放电而丧失信息，故需刷新电路； 电路简单，功耗小，集成度高； 容量较大； 4.2 多层存储构造概念存储器的作用是存储程序和数据，但由于对速度和容量的要求、价格因素的考虑等，需要将程序和数据存储在不同的器件和设备上，并基于此引申到以后的存储体系的建立。对应课件上的图形分析多层存储构造的形成和功能。4.3 主存储器及存储控制 存储器的主要技术指标存储器是用来存放程序和数据的，其衡量指标主要有：存储容量、存取周期、取数时间、可靠性、性能价格比。强调：存储容量的表示。课堂提问存储器容量与地址条数的关系？ 主存储器的根本操作对应课件图说明CPU对存储器的读写操作注意：先送地址再进展数据传送，以及读写信号线的状态变化。 主存储器的根本组成 存储体：是存储芯片的主体，由根本存储元按照一定的排列规律构成。 外围电路：地址译码电路、逻辑控制电路、输入/输出电路 地址译码方式对应课件中的图进展分析u 单译码方式字构造 u 双译码方式复合译码方式 u 常用译码芯片介绍74LS138小结主要学习半导体存储器中的存储器分类、性能和随机存取存储器RAM和只读存储器ROM的工作原理。理解多层存储构造的概念。重点掌握主存储器的技术指标、根本操作、根本组成、工作原理。课外作业及思考题课后习题：2、3、9课后 记 载 :第10课次授课方案根本容: 第4章 存储器原理与接口(2)4.4 8086系统的存储器组织 4.5 现代存芯片技术目的要求: 掌握存储器与CPU的连接技术重点掌握存储器扩展的根本方法重点难点:存储器扩展的根本方法(地址译码)教学环节及组织:复习稳固 存储器分类 随机存取存储器：SRAM、DRAM 只读存储器：ROM 多层存储构造概念 主存储器及存储控制 主存储器的主要性能指标：容量、速度、可靠性 主存储器的根本组成以及根本操作 存储器译码方式 新课引入存储器的总容量通常都比单片芯片的容量大，则需要由多片芯片组成，如何将多块芯片连成一个大容量的存储器体。就是本节课需要解决的问题。新课讲授4 存储器原理与接口4.4 8086系统的存储组织 CPU对存储器进展读写操作过程 CPU与存储器的连接 由芯片组成的存储器，主要是解决地址线、数据线和控制线与CPU的连接这三种线的连接问题。 除此之外，还存在另外几个问题，即总线的负载能力以及存储器与CPU各自固有时间特性间的配合问题。 存储器接口RAM和ROM芯片复习引脚信号中地址线根数与芯片存储容量的关系。 存储器的扩展重难点问题提出如何用容量较小、字长较短的芯片组成微机系统所需容量和字长的存储器？利用例题分析，分别说明位扩展、字扩展和同时扩展的连接方法。 位扩展连接方法：采取地址线、片选线和读写线的并联构造，而数据线采取串联构造。 字扩展连接方法：将地址线、数据线、读/写线各自并联，而将片选线单独引出，决定每一片芯片的地址围；使存储器的地址空间为各个芯片地址空间之和。 字位同时扩展将上述两种方法结合使用，一般先扩展位，再扩展字。假设存储器的容量为M*N位，而使用的存储器芯片的容量为L*K位，则这个存储器共需要芯片数：M*N/L*K。难点解析地址译码实现芯片的片选时，需要外加电路，其实现方法有如下三种：1选线方式直接用CPU地址总线中*一高位线作为存储器芯片的片选信号，简称为线选法。2全译码方式将高位地址线全部作为译码器的输入，用译码器的输出作片选信号。3局部译方式将高位地址线的一局部为译码器的输入，用译码器的输出作存储器芯片的片选信号。注意：以上2、3方式中，低位地址线用作字选，与芯片的地址输入端直接相连；高位地址线全部连接进译码电路，用来生成片选信号。复习：8086本来有16位的数据线，为了在进展字节存取时，不改变其它字节的容，8086采用了A0低8位数据的允许信号；BHE信号作为高8位数据的允许信号。小结本节课主要学习了CPU与存储器的连接、存储器的扩展方法。重点掌握地址线、数据线和控制线与8086CPU 的连接方法，存储器的扩展重点掌握片选信号的生成、存储地址的分析。课外作业及思考题阅读课本，重点复习地址译码与存储容量分析、存储器扩展方法。课后 记 载 :第11课次授课方案根本容: 第5章 微型计算机的输入输出15.1 CPU与外设通信的特点5.2 输入/输出方式5.3 CPU与外设通信的接口5.4 8086 CPU的输入/输出目的要求: 熟悉外部设备接口的主要功能，作用，一般构造熟练掌握I/O端口地址译码技术重点掌握CPU与接口之间传送信息的方式重点难点: I/O端口地址译码技术教学环节及组织:复习稳固前面学习RAM和ROM存储器的构造和工作原理,同时介绍了常用的RAM和ROM芯片，并介绍了存储器的扩展和CPU与存储器的连接。新课引入微机只有CPU是不能工作的，假设加上存储器就根本具备工作的条件了,但它还不能很好地为我们效劳, 必须配上外部设备，才能进展工作。外部设备与CPU之间如何连接、如何通信与传输数据等问题，就是本章要解决的问题。CPU如何找到需要传输数据的端口地址，就得必须对端口进展编号，CPU寻找规定端口的过程就是提供地址信号进展译码的过程。新课讲授5 微型计算机的输入/输出5.1 CPU与外设通信的特点 计算机与外围设备进展通信的过程中，输入输出设备是必不可少的组成局部。 接口的根本概念指两台计算机之间、计算机与外围设备之间、计算机各部件之间起连接作用的逻辑电路，是CPU与外界进展信息交换的中转站。强调：外设与CPU信号的不同，如电平，格式，速度，负载等，因此需要接口进展协调。 接口的功能、特点. z.- 锁存功能 缓冲隔离功能 转换功能 联络功能 对外围设备编址译码功能 中断管理功能. z.-注意：接口与端口的区别 接口的构造对应课件中的图简介接口由假设干端口、地址译码电路、控制逻辑电路构成 I/O端口的寻址方式. z.- I/O端口和存储器统一编址方式 I/O和存储器分别独立编址方式. z.-课堂练习分析比拟两种寻址方式的特点。 I/O端口地址译码方法用门电路、译码器、或与大规模集成电路相连组成的译码电路5.4 8086 CPU的输入/输出8086 CPU对于外部设备采用I/O映射的端口寻址方式，利用I/O指令在AL/A*存放器与输入/输出口之间进展传输。端口寻址包括： 直接寻址输入输出指令(八位端口地址) D*存放器间接寻址输入十六位端口地址 动画演示IN/OUT指令执行过程。再次复习CPU工作原理，同时加深理解接口的作用，以及端口地址的设计、分析。5.2输入/输出方式简要介绍，具体容接口局部详细分析传送方式一般有四种：无条件方式、查询方式、中断方式和DMA方式。5.3 CPU与外设通讯的接口 无条件传送方式同步传送方式 定义：指CPU对外设接口的读写随时都可以进展，不需要等待*种条件的满足。 应用围：无条件传送方式仅局限于外部控制过程的各种动作时间是固定且是的前提下，直接用IN或OUT指令与外设进展传送数据。 接口设计：输入加三态缓冲器，输出加锁存器 常用接口芯片：74LS244输入、74LS273输出 例题分析设计一个输出接口，控制8个发光二极管，每隔1秒钟点亮一只只有一只亮，从左到右循环往复。注意：端口地址确实定 查询方式输入输出异步传送方式 定义：指CPU在与外设传递数据前，首先查询外设的状态即条件，假设外设准备好才传送，假设未准备好，CPU就等待。 接口设计：在无条件方式接口电路根底上要增加状态端口。 例题分析假设从*输入设备上输入一组数据送缓冲区，假设缓冲区已满则输出一组信息“BOFFER OVERFLOW，然后完毕。小结本节课中主要介绍了I/O接口的功能及构造，I/O端口地址译码技术I/O端口的寻址方式、I/O端口地址分配、I/O端口地址译码方法，8086 CPU的输入/输出指令，以及输入/输出方式。重点掌握CPU与接口之间传送信息的方式中的无条件传送方式同步传送方式和查询方式输入输出异步传送方式。课外作业及思考题阅读课本容，重点为5.3 CPU与外设通信的接口 课后 记 载 :第12课次授课方案根本容: 第5章 微型计算机的输入输出2中断控制I/O方式、直接存储器存取DMA方式第6章 可编程接口芯片16.1.1 可编程接口概述6.1.2 可编程并行接口芯片8255A目的要求: 掌握CPU与接口之间传送信息的方式掌握8255并行接口芯片的构造及引脚功能、工作方式、8255A的命令字和初始化编程重点难点: 8255A控制字、端口地址确实定和初始化编程教学环节及组织:复习稳固前次课学习了I/O接口的功能及接口，重点分析了I/O端口地址译码技术，8086 CPU的输入/输出指令，以及输入/输出方式。其中详细分析了CPU与接口之间传送信息的方式中无条件传送方式同步传送方式和查询方式输入输出异步传送方式。本次课继续学习另外两种传输方式。新课讲授5 微型计算机的输入/输出5.3 CPU与外设通讯的接口 查询方式输入输出异步传送方式 优先级问题。一般由用户设定轮询顺序定义。 中断控制I/O的方式通过与查询方式比拟简要说明中断控制方式的工作原理与特点。详细容在第7章学习。 直接储存器存取方式DMA(Direct Memory Access) 定义：在外设与存储器之间直接建立起一个通道，数据传送时不再经过CPU传送，则数据传送的时间将会大大缩短。 应用围：高速、大容量数据传输场合。 工作原理：动画演示7步本章小结重点掌握接口与端口概念、端口寻址方式、端口译码计数、8086 CPU输入/输出方式能比拟各方式的特点在第6章中介绍CPU与接口之间传送信息方式，在第7章中我们将介绍具体的接口芯片, 学习其初始化编程和在微机系统中的应用。6 可编程接口芯片6.1.1可编程接口概述通过一个简单的具有输入和输出功能的可编程接口电路的分析，引入可编程接口定义：用户可以通过指令设置接口的工作模式，提高计算机硬件系统的灵活性。可编程接口芯片的根本组成：假设干数据端口、控制端口存放控制字、译码电路等。可编程芯片的本质就是把各种功能电路集成到一个芯片中。6.1.2 可编程并行接口芯片8255A提问什么是并行通信？有何特点？如何实现？ 8255A的功能、特点：通用的可编程的并行接口芯片，它有三个并行I/O端口，又可通过编程设置三种工作方式。价格低廉，使用方便，在中小系统中有着广泛的应用。 8255A的部构造：数据端口8位A、B、C、A/B组控制电路、读/写控制逻辑、数据总线缓冲器 8255A的外部引脚40个1和CPU相连的信号线：D0D7、读写控制、A0、A12与I/O设备相连的信号线：PA0PA7、PB0PB7、PC0PC73其他的信号线:电源与地、Reset端口地址分析通过例题复习端口地址译码。 8255A的控制字 8255A的控制字对照课件中的图解释控制字对应位的定义u 方式选择控制字u 端口C按位置1/复位控制字注意：方式选择控制字要写入控制端口。对端口C进展置1或复位控制字必须写入控制端口，而不是写入端口C。 8255A的工作方式与编程 方式0：简单输入/输出方式u A，B，C三个端口均可工作于该方式。u 适用围：无条件数据传送；把C口的*一位作为状态位，实现查询方式的数据传送。u 例题分析复习七段码显示查表算法，重点分析8255A的硬件连接和初始化编程小结学习了第5章中中断控制I/O和DMA数据输入/输出方式。初步学习可编程接口芯片。重点掌握8255并行接口芯片的构造及引脚功能、工作方式、8255A的命令字和初始化编程。课外作业及思考题课后 记 载 :第13课次授课方案根本容: 第6章 串行输入/输出接口6.2 串行通信接口目的要求: 掌握串行通信接口的根本概念和标准了解同步通讯方式及其通讯规程和数据格式掌握异步通讯方式及其数据传输格式，波特率的概念重点掌握可编程串行接口芯片8251A的部构造、外部引脚了解8251A初始化编程以及应用难点: 串行通信的同步教学环节及组织:新课引入在上一章节中我们学习了并行通信的知识和相关接口芯片的功能和应用，本章将学习串行通信的根本概念，以及实现串行通信的接口芯片8251的构造和应用。新课讲授6 串行输入/输出接口6. 2 串行通信接口 串行通信的实现 课堂提问什么是串行通信？与并行通信比拟分析 常用的串行通信接口：RS232C接口、USB接口 串行通信的特点：u 速度较慢一样的数据传输速率下u 引线少RS-232C接口常用3根线，USB接口规定4根线u 距离长。由于串行通信用线少，故分布电容对通信速度的影响很小，再加上有效的驱动电路，从而使通信距离大大高于并行数据传输。 串行通信的硬件条件：移位存放器 实现数据并行数据与串行数据的转换 串行通信的同步问题的提出串行通信的目的是减少连线，但省去同步信号后，如何在接收端恢复同步信号？关键问题u 设置波特率 概念、常用波特率，要求收发端波特率设置要一致！u 设置数据的传送格式：实现定义一些辅助位，以异步通信方式的数据格式为例介绍。例6-1例题分析侧重于加强关于波特率、数据格式的理解，同时复习8255A的初始化编程。u 设置波特率因子：在收发端分别设置时钟信号，从硬件上保证信号同步。该时钟频率为波特率的n倍，n即为波特率因子。图例分析波特率因子为16的数据采样示意图 串行通信的根本概念 串行通信方式：异步通信、同步通信两种通信方式比照分析，主要从数据格式、同步方法、传输速度等方面 串行通信线路连接方式传输方向 ：单工、半双工、全双工掌握概念、特点 异步接收/发送器UART 串行接口构造 4个存放器：控制存放器、状态存放器、数据输入存放器、数据输出存放器。 信号的调制和解调 课堂讨论为什么串行传输的数字信号需要调制和解调？ 可编程串行通信接口芯片8251A简介 8251A的功能和特点可编程的串行通信接口芯片，它可以管理信号变化围很大的串行数据通信。 8251A的部构造发送器、接收器、数据总线缓冲器、读/写控制电路、调制解调控制电路 8251A的外部引脚注意：、引脚的组合读写功能。课堂提问8251A接口芯片包括几个端口地址，如何定义？包含3个存放器，但只有两个端口地址，利用、引脚来确定。发送和接收存放器共用一个端口地址，利用IN/OUT指令来区分。. z.- 8251A的控制字不需死记，理解即可u 方式选择控制字CPU用OUT指令输出u 操作命令控制字CPU用OUT指令输出u 状态控制字CPU用IN指令读取8251A的当前状态 8251A的初始化编程了解流程即可小结：本节课中主要重点介绍了串行通信的根本概念串行通信的分类、 异步通信和同步通信；串行通信接口标准。重点掌握波特率、波特率因子的概念和相关计算。对于8251A接口芯片的学习侧重于功能的了解。课外作业及思考题重点阅读课本6.2.1 串行通信的根本概念课后习题6,7第14课次授课方案根本容: 第7章 中断与中断管理(1)7.1 中断原理7.2 中断系统组成及其功能7.3 中断源识别及中断优先权7.4 8086中断系统目的要求: 熟练掌握中断的根本概念熟练掌握8088/8086的中断类型、中断响应过程、中断向量表重点掌握中断效劳程序的编写难点: 8086的中断系统的工作过程、中断向量表教学环节及组织:新课引入学习CPU与外设I/O接口之间传送数据方式时已经知道中断传送方式优于查询传送方式,则中断传送方式的原理怎样 过程怎样8086中精心筹划的中断系统是如何实现的 就是本章要解决的问题。新课讲授7 中断与中断管理7.1 中断原理 分析比照条件传输、中断传输对于外设而言，两种方式没有区别，只要提供状态线，在中断传输方式下，该状态线就是中断请求线。对于CPU而言，则有本质区别。 条件传输使用软件查询状态线，要花大量时间查询，浪费CPU资源，但构造简单； 中断传输使用硬件查询状态线，查询过程中，CPU可执行执行其他程序，提高了CPU 的利用率，但多了一个中断逻辑而使系统变得复杂。 中断的定义：当*一事件可来自部、外部的硬件或软件发生时，微型计算机暂时中断正在执行的操作，转而执行处理事件的程序，当处理完成后返回断点继续执行被中断的程序，这一过程称作为中断。强调这是一个过程 中断应用：并行操作，提高工作效率分时操作，同时处理、实现实时处理、故障处理7.2 中断系统组成及其功能中断系统：为了使CPU实现中断功能而设置的，由硬件和软件两局部构成。 与中断有关的触发器中断请求、中断屏蔽、中断允许触发器对应课件中的图分析各触发器的功能中断源：发出中断请求信号的设备 中断条件：中断屏蔽触发器处于非屏蔽，中断允许触发器处于开中断IF=1 中断响应过程一般系统：中断请求 中断响应中断处理7.3 中断源识别及中断优先权提问 假设系统中由多个中断源，CPU收到中断请求后首先要判断是哪个中断源发出的请求，进而转到相应的终端效劳程序；当有几个中断源同时发出中断请求，中断系统应采取什么样的策略？ 中断源的识别方法 查询中断软件查询方式 矢量中断外设提供中断请求信号以及设备号中断矢量/中断类型号。 中断优先权：软件方案、硬件方案对应课件中的图简要说明即可7.4 8086中断系统重点 中断源分类对应图解 硬件中断外部中断：非屏蔽中断和可屏蔽中断。 软件中断：CPU根据软件中的指令或软件对存放器中*个标志的设置而产生的，完全和硬件电路无关。 中断类型码：0255可支持256个中断 中断向量 概念：向量中断处理子程序的入口地址，每个中断类型对应一个中断向量。 中断向量表：各种中断类型的中断效劳程序的入口地址中断向量表00000003FFH1KRAM区域中顺次放入0-255类型对应的中断向量注意：中断向量的放置原则地址由低到高，IP(低8)IP高8CS低8CS高8 中断向量与中断类型码间的关系课堂练习 写出分配给INT 12H在中断向量表中的物理地址 不可屏蔽中断：中断请求从NMI引入，不受IF位状态影响，中断类型号=2 可屏蔽中断重点掌握：中断请求从INTR引入，受IF位状态影响，外设在收到第二个信号后，通过数据总线输入中断类型号 软件中断:8086指令产生，常用的有类型0：除法错中断；类型1：单步中断；类型3：断点中断；类型4：溢出中断。 用户定义的中断：INT n 指令产生的中断。7.5 8086中断管理 中断处理过程顺序 中断处理过程：请求、响应、处理与一般中断处理过程一致，但注意各个步骤中8086中断系统的具体处理条件和信号。 中断入口地址设置 用串指令STOSW 用伪指令AT、ORG 用系统调用 直接装入法小结本节课中主要重点介绍了中断的根本概念和8086的中断系统。重点掌握对8086中断的类型、中断向量、中断向量表及中断的处理过程。课外作业及思考题课后习题 1、3、6、8课后 记 载 :第15课次授课方案根本容: 第7章 中断与中断管理2 7.6可编程中断控制器8259A简介总复习目的要求: 了解可编程中断控制器8259A的根本构造和工作原理课程总复习难点: 教学环节及组织:复习稳固 中断的概念 中断的条件 中断响应的过程 8086中断系统 中断源分类 中断向量矢量的概念 中断向量表 8086中断系统中断处理过程新课讲授7 中断与中断管理9.6 可编程中断控制器8259A简介8086CPU的中断本身的功能是很简单的, 复杂的功能是在一个中断控制器的控制下实现的。 功能 部构造. z.- 引脚功能 中断处理过程利用动画演示该过程 中断管理方式多种工作方式，由程序初始化来设置，使用起来相当灵活 命令字和初始化编程：初始化命令字、操作命令字第7章小结重点掌握中断的根本知识和8086的中断系统相关知识课程总复习：梳理各章知识点，交代考试相关事项时间、地点、题型课外作业及思考题认真复习、认真备考！课后 记 载 :. z.