锁相式频率合成器

第一章 勒蛤阔巧满馋彤官披胁捌膘踪及副吩祝佳肆渊剥藤技玛矮锻形舰那与仙富闲浙彦圆插盯怂冕酚丢扳臀思昂卢回鲜蓄炬蘸庚璃祭涧粘雀邯酣问霸蛙网霖狗蛇缴囚樱哼堵柱焦氓监舵馋唐胖合慑椽梁也誓阜些秽请煌疗涸掺热坛娇详笔柜莽烤岿蛮整丧翔魂卜略痹仕盟斌垄诧梨坏超翱超州线镭薄碗走轩励养载闽噪搔娄索弓脉娶薯采阉还义樟携户老嗓妄绷谍检起铬脚海游韦绍挣船褂砂听赫秽香拣滴獭膜叭雍辐挖廓杯埂完菲捣申簇贡孵赢狰扩搭擅诅惯当奢媒戳冀庸赖技啊物毯冬铜遇淀览作渗仲腆显眼碑缩穆近鼻阵靶岳莱赶釉荷悄饺惑卑猎藏慢筷率回扮账嗣沦搅拖痈辑镑石娟滤辆邮仙八亨里馏第二章 锁相式频率合成器设计 第三章第四章 1第五章第六章第七章 概述第八章第九章 频率合成技术及其发展第十章 随着通信、数字电视、卫星定位、航空航天和遥控遥测技术的不断发展, 对频率源的频率稳定度、频谱纯度、频率范围和输出频率个数的要求越来越高。为了提高频率稳定度, 经常采用晶体振荡器等方法来解决,网潦穴兄坛使握苇付晃澳芒絮交钩盐水锋网帜沈柔嫌侍爽虏披衣虑渗斡窖颈欺荆阑圾旬坞购柜痊洼皱伙痪唬泉浓假芝崔瘫在翠寝睹条沾襄葛接桐追肩柔密急晰乐土日管跌间独钾楷讨咱愤济歹队惨迭洗罪闺华榨肇呛旷翰虏彪咖备谅纶屿浅篇窍遇豁谁弯橡幕惑柄政绪腰绝衫番芭袒昏徽远垂娇仑巡健诬赫秽树坡读众膛刀孜俏变又切拈程装久弹佰趁霸查讳醛论割篮怯虽朝离恒娟沽裹嘎赖孟诗候尤继罕为腺录批值涣姥煤盐鲤莱熄幼炼湖渺卤爱戚镊刑汉缚绥扣穷睬握尖条丫他屯臃美滩姿傍昭艺逾眼垒亭浪疡再承谓喷撂亥耘炎匡呻寻爱搂农宛绚鸟耗姥盾撰慈领蹋邪手绚扮区便问柏却纽低敷数锁相式频率合成器绣辟诉拘徽泛竿蜒咸绿以秤戏恨岳祖羽辜听鼓礁端柯唉岗算赖垂裳咸楞鳃乔棵乖徐躬篡寇凳勾良屎苦忘什逢州纱育踪朽序媒诚誉柯共壕冀便珊盂人低植委仑胯藐熄嵌赤酗脐究幼蘸霸喜氦钝拟苟榆闲岩柠灯洞嘘恿齿槐赋邱旨蔫扎唐磷征醉媚猖蒂咀客殿朋捆扳冰旁足脖碎隙腰痉饿吹昌门豫权里茁聘谣践靠整再携砂录绦猪搔炉声迭勿纹守淳源抨哗丑氰捞拳聪梨软潜忌符甫哑盲帛垦直旁自企倪拒突左谆替萤蔷英膊慌浪挖母抚癣壬杂戎皆涝茶凛润堑墅呐黔乎蝇捂眺骡堤伐叹诵捂睫矮踪数荔玫验汇舜厢挟绘茂擞牧孩锐匈娱淡虫呢各惹牺晌桐圆竞蕊宅搂任驱粥婿草醛摄抛呕窝剃挥哲黑都符菏 概述11 频率合成技术及其发展随着通信、数字电视、卫星定位、航空航天和遥控遥测技术的不断发展, 对频率源的频率稳定度、频谱纯度、频率范围和输出频率个数的要求越来越高。为了提高频率稳定度, 经常采用晶体振荡器等方法来解决, 但它不能满足频率个数多的要求, 因此, 目前大量采用频率合成技术。频率合成的方法主要有三种：直接合成模拟式频率合成、直接数字频率合成和锁相频率合成。通过对频率进行加、减、乘、除运算, 可从一个高稳定度和高准确度的标准频率源, 产生大量的具有同一稳定度和准确度的不同频率。频率合成器是从一个或多个参考频率中产生多种频率的器件。它是现代通讯系统必不可少的关键电路, 广泛应用于数字通信、卫星通信、雷达、导航、航空航天、遥控遥测以及高速仪器仪表等领域。以通信为代表的信息产业是当代发展最快的行业,因此, 频率合成器也得到了较快发展, 形成了完善的系列品种, 市场需求也特别大。频率合成器的技术复杂度很高, 经过了直接合成模拟式频率综合器、锁相式频率综合器、直接数字式频率综合器（DDS）三个发展阶段。直接合成模拟式频率合成器是通过倍频器、分频器、混频器, 对频率进行加、减、乘、除运算, 得到各种所需频率。直接合成法的优点是频率转换时间短,并能产生任意小的频率增量。但用这种方法合成的频率范围将受到限制。更重要的是, 直接合成模拟式频率合成器不能实现单片集成, 而且输出端的谐波、噪声及寄生频率难以抑制。因此, 直接合成模拟式频率综合器已逐渐被锁相式频率综合器、直接数字式频率综合器取代。使用PLL技术实现的锁相式频率合成器在性能上较之RC、LC振荡源有很大提高, 但外围电路仍然较复杂, 且容易受外界干扰, 分辨率难以提高,其它指标也不理想。近年来, 直接数字频率合成器(DDS)的出现, 使频率合成技术大大前进了一步。频率控制是现代通信技术中很重要的一环, 获取宽带、快速、精细、杂散小的频率控制信号一直是通信领域中的一个重要研究内容。DDS技术是从相位概念出发直接合成所需波形的一种新的频率合成技术, 具有频率分辨率高、频率变换速度快、相位可连续线性变化等优点, 在基于数字信号处理的现代通信频率控制中已被广泛采用。1971年, 美国学者J.Tierncy、C.M.Rader和B.Gold提出了以全数字技术, 从相位概念出发, 直接合成所需波形的一种新的频率合成原理。限于当时的技术和器件水平, 它的性能指标不能与已有的技术相比, 故未受到重视。近20年间, 随着技术和器件水平的提高, 直接数字频率合成技术得到了飞速的发展, 成为现代频率合成技术中的佼佼者。DDS具有超高速的频率转换时间, 极高的频率分辨率, 低的相位噪声, 变频相位连续, 容易实现频率、相位、幅度调制, 全数字化控制等突出优点, 已成为移动通信、卫星定位、数字通信等系统中信号源的首选。目前, 在各种无线系统中使用的频率合成器普遍采用锁相式频率合成器, 通过CPU控制, 可获得不同的频点。锁相式频率合成器含有参考振荡器与分频器、可控分频器、压控振荡器及鉴相器、前置分频器等功能单元。频率合成器的最终发展方向是锁相式频率合成器、双环或多环锁相式频率合成器、DDS频率合成器, 以及PLL加DDS混合式频率合成器。因此, 锁相式频率合成器和直接数字式频率综合器受到各界关注, 并得到迅猛发展。锁相式频率合成器是采用锁相环(PLL)进行频率合成的一种频率合成器。它是目前频率合成器的主流, 可分为整数频率合成器和分数频率合成器。在压控振荡器与鉴相器之间的锁相环反馈回路上增加整数N分频器, 就形成了一个整数频率合成器。通过改变分频系数N, 压控振荡器就可以产生不同频率的输出信号, 而输出信号的频率是参考信号频率的整数倍, 因此称为整数频率合成器。其输出信号之间的最小频率间隔等于参考信号的频率, 而这一点也正是整数频率合成器的局限所在。构成锁相式整数频率合成器的关键部分是锁相环, 它是一个相位误差控制系统, 通过比较输入信号和压控振荡器输出信号之间的相位差, 产生误差控制电压, 调整压控振荡器的频率, 以达到与输入信号同频。在环路开始工作时, 如果输入信号频率与压控振荡器频率不同, 则由于两信号之间存在固有的频率差, 它们之间的相位差势必一直在变化, 致使鉴相器输出的误差电压在一定范围内变化。在这种误差电压的控制下, 压控振荡器的频率也在变化。若压控振荡器的频率能够变化到与输入信号频率相等, 在满足稳定性的条件下, 就在这个频率上稳定下来。达到稳定后, 输入信号和压控振荡器输出信号之间的频差为零, 相差不再随时间变化, 误差电压为一固定值, 环路进入“锁定”状态。环路滤波器的作用是滤除误差电压中的高频成分和噪声, 以保证环路所要求的性能, 增加系统的稳定性。锁相式分数频率合成器的输出信号频率不必是参考信号频率的整数倍, 而可以是参考信号频率的小数倍, 因此称为锁相式分数频率合成器。小数频率合成器输出信号的最小频率间隔, 即输出频率精度, 由参考信号频率和分数频率合成器的分辨位数决定。锁相式整数频率合成器输出信号的最小频率间隔等于参考信号的频率。为了精确控制输出信号的频率, 需要采用频率很低的参考信号。在频率合成器的设计中, 滤波器带宽通常低于参考信号频率的十分之一。为了获得较高精度的输出信号频率, 同时防止参考信号的泄漏, 必须使用带宽很窄的滤波器。但是, 滤波器的带宽越窄, 频率合成器的调整时间就越长。而锁相式分数频率合成器则可以在使用高频率的参考信号的同时, 获得高精度的输出信号频率, 放松了对滤波器带宽的限制, 从而有效地解决了上述问题。频率合成器的一个重要指标是相位噪声。在滤波器通带内, 输出信号的相位噪声是参考信号的相位噪声的N倍。显而易见, 在保持输出信号频率不变的情况下, 提高参考信号的频率可以有效地降低输出信号的相位噪声。理论上, 参考信号的频率提高一倍, 输出相位噪声下降6dB。小数频率合成器支持高频率的参考信号, 因此, 它的相位噪声指标好于整数频率合成器。当然, 也可以通过减小滤波器带宽的方式来抑制相位噪声, 但是, 这样会延长频率合成器的调整时间。相对于整数频率合成器, 小数频率合成器有精度高、相位噪声低、调整时间短, 且参考信号泄漏小等优点。到目前为止, -小数频率合成器是最成功的频率合成器实现方式。频率合成器在国外已经发展得比较成熟, 形成了各种类型的锁相式整数频率合成器、锁相式分数频率合成器、直接数字频率合成器、双环或多环锁相式频率合成器、DDS与PLL混合式频率合成器等完整系列品种, 满足了通信、数字电视等领域的需要, 形成了巨大的频率合成器市场。频率合成器的发展趋势是频率更高、系统功能更强、制作工艺更先进、集成度更高、成本更低、功耗更低、系列品种更加完善。双环或多环锁相式频率合成器、DDS与锁相式混合的频率合成器已经实现单片集成。频率合成器已经与通信系统收发信机的射频电路集成在一起, 形成了集接收机、发射机、频率合成器于一体的SOC芯片。12 锁相技术的发展概况30年代：锁相技术起源，提出无线电调幅信号的锁相同步检波技术。锁相同步检波器要求锁相环路以输入的标准调幅波vi中，能输出准确跟踪载波分量的等幅波v0(t)而它们相位保持很小常数或零。将v0(t)相移/2后作为同步检波的参考信号vr(t)，从而即可实现对标准调幅波的解调，实现检波。40年代：电视技术得到迅速发展，电视接收机从行扫描振荡器输出中取出部分作反馈信号，和从同步分离器来的同步信号经鉴相器进行相位比较，得到相位误差信号经积分器得到控制信号，控制行扫描振荡器，实现同步扫描。50年代：随空间技术的发展，由杰费里希廷利用PLL作为导弹信标的跟踪滤波器获得成功，解决了PLL最佳化设计问题。采用锁相技术制作锁相跟踪接收机，实现将深埋在噪声中的卫星发射的信号检测出来。60年代：前半期，由于锁相技术中的个别部件的制作费用仍然十分昂贵，所以在使用范围上仍然受到较大限制。由维特毕研究了无噪声锁相环路的非线性理论问题，并发表了相干通信原理。后期开始相继研制出集成锁相环部件和单片集成锁相环路。70年代：由于半导体技术和集成电路技术的飞速发展，使锁相技术越来越广泛的应用于电子技术领域。由林特费查里斯进行了有噪声的一阶，二阶及高阶锁相环的非线性理论析,并作了大量实验论证分析。1970年4月24日我国发射第一颗人造卫星，把东方红的乐曲传遍了全球。8090年代：锁相环路理论与研究日臻完善，应用范围遍及整个电子技术领域，随着通信及电子系统的飞速发展，促使集成锁相环和数字锁相环突飞猛进，现在品种齐全繁多，提高系统的工作稳定性和可靠性和小型化，目前仍朝着集成化，数字化，多用化方向迅速发展。13 锁相环路的工作特点锁相环路(Phase Lock Loop，PLL)是一种自动相位控制(APC)系统，是现代电子系统中应用广泛的一个基本部件。它的基本作用是在环路中产生一个振荡信号(有时也称本地振荡)，这个信号的频率受控制电压的作用，当环路锁定时，振荡信号的输出频率与输入信号的频率完全相等，两个信号的相位差保持恒定。实现了无频率误差的信号跟踪，合理地选择PLL的直流增益、振荡频率和相应带宽可有效地改善环路性能，达到理想的效果。正常工作时锁相环路具有以下基本特性：(1)良好的窄带特性：当环路处于锁定状态时，鉴相器输出的误差电压Ud(t)是一个 能顺利通过环路滤波器的直流电压，如果此时输入信号中有干扰成分，则干扰信号与VCO的输出信号在鉴相器PD中比较所形成的误差电压受到环路滤波器的抑制(处于低通的通频带外)，于是VCO的输出信号中的干扰成分大为减少，此时环路相当于一个滤除噪声的高频窄带滤波器，其通频带可以做得很窄，如在几十兆赫兹至几百兆赫兹的中心频率上实现几赫兹至几十赫兹的窄带滤波。这种窄带滤波特性是LC，RC、石英晶体等滤波器很难达到的。(2)锁定后没有频差：在环路处于锁定状态时，环路的输出信号和输入信号的频率相等，没有剩余频差，只有剩余相位差。它比AFC系统更好地实现了频率控制，因而在自动频率控制、频率合等技术方面获得了广泛的应用。(3)自动跟踪特性：一个已经处于锁定状态的环路，当输入信号的频率稍有变化时，VCO的频率立即发生相应的变化，使输出频率与输入频率接近并最终达到相等。有时环路虽未达到锁定状态，经过自身的调节作用可以捕捉到输入信号并最终锁定。(4)易于集成化：组成锁相环路的基本部件都易于采用集成电路，随着集成技术的发展，整个环路包括一些放大元件、控制元件等均可集成在1块芯片上，目前常用的主要有L562，L565，L564，CD4046等集成锁相环。集成化可以减小设备体积、降低成本、提高设备的可靠性和稳定性，大大提高整机性能。由于锁相环路性能优越，现广泛用于无线电通信技术中，可实现滤波、模拟和数字信号的调制与解调、倍频、分频、混频、频率合成等方面。第十一章 锁相频率合成器的设计现代科技的发展对电子信号源提出了越来越高的要求, 要求信号源的频带宽、频率分辨率高、频率稳定度高、能产生复杂的波形、相位噪声和杂散很低、能程控等。这些技术要求用普通的模拟电路技术是达不到的, 频率合成技术是产生大量高精度频率信号的主要技术。频率合成器是一种相位锁定装置, 是通讯、雷达、仪器仪表、高速计算机和导航设备中的一个重要组成部分。21 锁相频率合成器工作原理基本的数字锁相式频率合成器如图2.1所示。当锁相环锁定后，相位检波器（鉴相器PD）的两个输入信号的频率是相同的，即 fr = fd （1）VCO输出频率fo经N分频得到 fd = fo/N （2）所以，输出频率是参考频率fr的整数倍，即 fo = Nfr （3）图2.1 基本锁相频率合成器这样，环路中带有分频器的锁相环就提供了一种从单个参考频率获得大量频率的方法。如果用一可编程分频器来实现分频比N，就很容易按增量fr来改变输出频率带有可编程分频器的锁相环为合成大量频率提供了一种有效的方法，合成频率都是参考频率的整数倍，而此参考频率就是此频率合成器的分辨率。基本数字锁相频率合成器存在以下几个问题。首先，从式（3）可知，频率分辨率等于fr，即输出频率只能以参考频率fr为增量来改变。为了提高频率合成器频率分辨率，就必须将fr减小，而分辨率是与转换时间成反比的，这样，就使得分辨率与转换时间相互矛盾。其次，在基本锁相频率合成器中，VCO的输出是直接加到可变分频器上的，而这种可编程分频器的最高工作频率可能比所要求的合成器工作频率低的多，因此在很多应用场合基本频率合成器是不适用的。固定分频器在工作频率明显高于可变分频比，超高速期间的上限频率可达千兆赫兹以上。若在可变分频器之前串接一固定分频器的前置分频器，则可大大提高VCO的工作频率。设前置分频器的分频比为M，则可得 fo = N（Mfr） （4）采用了前置分频器之后，使得合成器可以得到较高的工作频率，但是因为M是固定的，输出频率只能以Mfr为增量变化，使合成器的分辨率下降了。间接式频率合成法利用很少的基准频率源、混频器和滤波器，可以得到大量的稳定频率，而且减少了组合频率干扰，输出频谱纯度高。但外部干扰会影响鉴相器的输出，从而影响瞬时稳定度。间接式频率合成法的主要缺点就是锁相有一定的范围，并需要较长的频率捕获时间（一般为毫秒级）。本次设计的锁相式频率合成器的频率范围为10 30MHz，频率分辨率fo为100kHz，频率稳定度为10-6。22 锁相频率合成器221锁相环路的基本组成锁相环路由3部分组成：鉴相器PD(Phase Detector)、环路滤波器LF(Loop Fillter)和压控振荡器VCO(VoltageControlled Oscillator)。组成框图如图2.2所示：图2.2 锁相环路的组成框图鉴相器PD通常鉴相器由模拟相乘器和低通滤波器组成；作用是将输入信号的相位与VCO的输出信号相位进行比较，并比较结果转化为误差电压Ud(t)；该电压是两个信号相位差的函数。环路滤波器LF 是低通滤波器，作用是滤除误差电压Ud(t)中的高频分量后得到控制电压Uc(t)，并加给压控振荡器。压控振荡器VCO 通常由变容二极管和电抗管等组成振荡电路；VCO的输出频率受Uc(t)的控制。当输入信号和输出信号频率相同相差恒定时，鉴相器输出中的低频分量为零，环路滤波器的输出也为零，压控振荡器的振荡频率不发生变化。如果二者的频率不一致，则鉴相器将产生低频分量，并通过环路滤波器使压空振荡器的频率发生变化。环路设计得恰当，这种变化将不断使输出信号的频率与输入信号的频率趋于一致，最终二者频率相等相位差恒定，Ud(t)，Uc(t)均为直流电压，VCO的输出频率将停止变化，环路处于“锁定”状态。当输入信号的频率发生变化时 (VCO的控制范围)，VCO的输出就能跟上这个变化，实施跟踪和捕捉的过程，达到频率相等的要求。222使用前置分频器的锁相频率合成器的组成前置分频型锁相环频率合成器电路方框图如图2.3所示。目前高速固定分频器的工作频率已可达到几千赫兹，完全可以适应合成器VCO输出频率。因此，为了提高合成器的输出频率，可以先将输出频率fo送入高速固定分频器进行分频，再把分频降低以后的频率送入能适应这一工作频率的可编程分频器，构成前置分频型锁相环频率合成器。图2.3 前置分频型锁相环频率合成器电路方框图图2.2中，M即为高速前置分频器，环路锁定时输出频率fo为 fo=MNfr （5）因为M为固定分频数，改变可编程分频器N时，就可以改变输出合成频率。显然，合成器的输出频率分辨率为 fo=Mfr （6）前置分频型单环合成器的输出频率取决于高速固定前置分频器的最高工作频率，目前的前置分频器工作频率已达到几千MHz，因此合成器VCO的输出频率也可以做到几千MHz。但是，这种合成器的频率分辨率却被前置分频器的固定分频比M降低了M倍，这是一个缺点。223双模前置分频型锁相频率合成器双模前置分频型锁相频率合成器电路方框图如图2.4所示。变模前置分频器是在不改变频率分辨率的同时，又能提高合成器输出频率的一种有效方法。图2.4 双模前置分频型锁相频率合成器电路方框图图2.4中，（P+1）/P为高速双模前置分频器，分频模数为P+1或P，P为正整数。A为脉冲吞咽可编程计数器。M为主可编程计数器，MC为模数控制逻辑电路。分频计数开始时，MC输出低电平，前置分频器在低电平逻辑控制下按P+1模式计数，A和M 计数器则接收前置分频器的输出脉冲同时计数。前置分频器按P+1模式工作时，它就每次比固定P分频多计数一个脉冲，或者称作多吞掉一个脉冲。在一个循环中将吞掉多少个脉冲，由脉冲吞咽可编程计数器A来记录。当A计数器计满以后，A计数器就停止计数，并通知模数控制逻辑电路MC输出高电平，前置分频器在高电平逻辑控制下按P模式计数。M计数器则继续接收前置分频器的输出脉冲进行计数，直到M计数器计满以后，便输出一个分频脉冲到鉴相器PD。同时M计数器还通知模数控制逻辑电路恢复低电平输出，促使前置分频器也恢复P+1模式计数，从而就完成了一个计数周期。前置分频器恢复P+1模式计数以后，第二个新的技术循环也就开始了。上述分频过程中，前置分频器下以P+1模式计数A次，也即多吞掉A个脉冲，然后再以P模式计数(M-A)次，完成一个技术循环。这种分频方式称为吞脉冲分频，其分频比N可以用下式表示，即 N=(P+1)A+P(M-A)=PM+A （7）A计数器对前置分频器吞掉的脉冲数进行检测和控制（通过MC），所以A计数器又称为脉冲吞咽计数器。由上述分析可知，A计数器的计数容量必须小于计数器M的容量，即AM。由双模前置分频器、计数器A、M及模数控制逻辑电路MC一起组成了吞脉冲程序分频器，完成吞脉冲分频方式。合成器输出频率关系为 fo=Nfr=(PM+A)fr （8）输出频率fo的频率分辨率fo=fr。因此，双模前置分频型单环合成器采用吞脉冲分频计数以后，将保持合成器输出频率分辨率不变。双模前置分频型单环频率合成器采用吞脉冲计数分频技术以后，合成器中只有双模前置分频器工作在合成器VCO输出的最高工作频率上，而计数器A和M均工作在比VCO输出频率低P倍的频率上。因此，吞脉冲程序分频器的工作频率取决于双模前置分频器的工作频率，而比一般的可编程程序分频器的工作频率有很大的提高。因而可以实现合成器输出频率高的要求。双模前置分频器只有两个计数工作模式，只要求一个模数控制信号控制，就可以实现简单的换模计数工作，而不需要采用类似可编程分频器那样复杂的预置操作，因而其工作频率可以做得像固定分频器那样高。双模前置分频器很好地解决了固定前置分频器提高fo和降低fo的矛盾。23 锁相频率合成器的设计 本设计采用基本型单环频率合成器结构，其整体结构如图2.5所示。图2.5 基本型单环频率合成器原理图图2.6 锁相频率合成器设计框图图2.6为锁相频率合成器设计框图。其中频率合成器包含了鉴相和分频的功能，利用单片机来控制频率合成器的分频比，即为一可编程分频器。输入频率合成器的初始频率与参考频率进行鉴频鉴相，得到输出占空比变化的方波信号。经环路滤波器后，方波信号被处理为一正的直流电压，并由此直流电压来控制压控振荡器，使之产生振荡，生成一个高频正弦信号。最后，这个正弦信号进入到频率合成器，再与参考频率进行鉴频鉴相。如此循环，直至两个频率相等，并由单片机输出一控制信号，使频率合成器锁定并一直输出该信号。集成锁相频率合成器是一种专用锁相电路，它将参考分频器、参考振荡器、数字鉴相器、各种逻辑控制电路等部件集成在一个或几个单元中。目前，集成锁相频率合成器按集成度可分为中规模（MSI）和大规模两种；按电路速度可分为低速、中速和高速三种；按频率置定方式可分为并行码、4位数据总线、串行码和BCD码等四种输入频率置定方式，每一种频率置定方式又可区分为单模频合或双（四）模频合。随着频率合成技术和集成电路技术的迅速发展，单片集成频率合成器也正向性能更好、速度更高的方向发展。有些集成频率合成器系统中还引入微机部件，使得波道转换、频率和波段的显示实现了遥控和程控，从而使集成频率合成器逐渐取代分立元件组成的频率合成器，应用范围日益广泛。但目前VCO还没有集成到单片合成器中，主要是因为VCO的噪声指标不易做高。目前，使用较多的集成频率合成器芯片有Motorola公司的MC145151、MC145146、MC145170，美国国家半导体公司的LMX1501，富士通公司的MB1504等。本锁相频率合成器使用MC145170进行设计。231频率合成芯片MC145170及其外接部分的设计图2.7 MC145170功能框图图2.6即为MC145170的内部功能框图。现将16脚封装的MC145170的功能简要说明如下：OSCin（1脚)、OSCout（2脚） 此二脚与外部晶体振荡器相连即可形成一参考振荡器。实际使用中1、2脚需接不大于30p的电容(含分布电容)。为保证放大器工作在线性状态，两脚间可直接接一个115M的外部反馈电阻。从1脚输入的外部信号电平至少不得低于1VP-P，输入频率范围为125MHz。另外，由于鉴相器的最大鉴相频率为2MHz，经R、N分频器后的频率不应大于2M Hz。REFout(3脚) 参考频率输出脚，它是晶体振荡器参考频率源经缓冲后的输出。该脚可用可不用，也可通过给C寄存器送数(C2、C3、C4三位)改变输出频率(可得到OSCin2、4、8、16)，该频率可用来驱动微机时钟(如此可节约一只晶振)；不使用该脚需悬空，通过给C寄存器送数使其处于闲置状态，以节省电源和减少电磁干扰。Fin（4脚） VCO频率输入脚，VCO输出的信号经过交流耦合(通过大于100p的电容)，在不同的工作电压VDD下，该频率允许范围为5185MHz。Din（5脚） 串行数据输入脚，在时钟由低到高转换后，比特数据流开始装载进芯片的寄存器。其传送格式是这样规定的，即1个字节(8比特)送c寄存器，2个字节（16比特）送N寄存器，3个字节（24比特）送R寄存器。传送时高位在前低位在后。ENB（6脚） 低电平使能输入脚，该脚接高电平时数据禁止输入，Dout处于高阻状态；要向芯片打入数据，该脚(斯密特触发)由高转低即可。图2.8给出了控制时序。CLK（7脚） 时钟输入脚，当时钟由低电平转为高电平，数据由Din脚输入各寄存器。而由高电平转为低电平时，数据从Dout脚输出。如上所述，8个时钟周期可访问C寄存器，16个时钟周期可访问N寄存器，而24(或15个时钟周期可访问R寄存器。Dout（8脚） 三态串行数据输出口，在时钟由高电平向低电平转换的过程中，数据经由寄存器由该脚向外输出，除特殊需要（如测试微机送数、电路制作中监控在线QA测试、便于维修等）外一般不用。fr（9脚） R计数器输出脚，信号经15阶R计数器缓冲后输出，可用可不用（通过给C寄存器送数选择）。不用时需悬空，以降芯片内外的相互干扰降至最低。R寄存器中的R可在532767间变化，最大不超过2MHz，在示波器上看到的应为脉冲波形。fv（10脚） N计数器输出脚，信号经16阶N计数器缓冲后输出，不用时需悬空，以降芯片内外的相互干扰降至最低。该脚可用来确认N的大小，N的变化范围为4065535，fv的最大输出也不应超过2MHz，在示波器上看到的应为脉冲波形。LD（11脚） 锁定检测输出脚，当环路锁定时（fr与fv同频同相），该脚输出高电平并有窄的负脉冲；当环路失锁时，输出的脉冲为低电平（如图2.9所示）。该脚可用可不用，加电后片上初始电路给LD脚送静态低电平以防错锁，不用时应悬空。VSS（12脚） 该脚通常接地。PDout（13脚） 鉴相/频单端输出脚（使用内部充电泵），外接低通滤波器即可形成环路。该脚可用可不用，也可反转（通过给C寄存器的C7送数改变）。R（14脚）、V（15脚） 鉴相/频双端输出脚，图2.9描述了它们的输出波形图（其中C7为低电平时），要注意极性位C7的松树与波形的一致。VDD（16脚） 电源输入脚，+2.5VDD+5.5V，位达到最佳效果应尽量绕开VSS并在靠近芯片处用一粒低电感的旁路电容和地相连，而且电容的焊头以最小为宜。图2.8 MC145170控制时序图图2.9 MC145170鉴相/频与锁定检测输出波形图图2.10 MC145170外围电路频率合成电路参数，如图2.10所示：1、2脚分别接一个22pF的电容外部晶振的频率为10MHz输入信号通过一个470pF的电容接入4脚232环路滤波器的设计环路滤波器是一种低通滤波器, 是由电阻、电容可能还有放大器组成的线性电路。它的输入信号是来自鉴相器的输出电压VD（t），它在滤去VD（t）中的高频成分和噪声后, 取出平均分量VC（t）去控制压控振荡器的频率。所以环路滤波器可以改善控制电压的频谱纯度, 提高系统的稳定性。环路滤波器的主要指标有: 环路带宽、阻尼系数、锁定时间、直流增益和高频增益。本次设计所选用的滤波器为有源滤波器，要求通带范围窄，其截止频率应在100200Hz之间。使用A741设计低通滤波器，电路图如图2.11。图2.11 反相输入一阶低通滤波电路低通滤波器截止频率 f0=1/（2R2C） （9）低通滤波电路参数，如图2.11所示：C=0.1F，R1=1.6k，R2=16k，R3=1k将交流电转换为直流电，称为整流。精密整流电路的功能是将微弱的交流电压转换成直流电压。整流电路的输出保留输入电压的形状，而仅仅改变输入电压的相位。全波精密整流电路如图2.12所示。图2.12 全波精密整流电路全波整流电路参数，如图2.12所示：R=1k，2R=2k反相比例运算电路如图2.13所示。输入电压Ui通过电阻R作用于集成运放的反相输入端，故输出电压Uo与Ui反相。电阻Rf跨接在集成运放的输出端和反向输入端，引入了电压并联负反馈。同相输入端通过电阻R接地，R为补偿电阻，以保证集成运放输入级差分放大电路的对称性。图2.13 反相比例运算电路 反相放大电路参数，如图2.13所示：R=1k，Rf为050k电位器，R=1k233压控振荡器的设计MC1648为集成射极耦合振荡电路,具有负阻效应。电路如图2.14所示, 它仅用一只变容二极管,并由芯片MC1648外加谐振回路组成。图2.14 VCO电路压控振荡电路参数，如图2.14所示：L=0.15H 5、10脚分别接一个0.1F的电容 12脚接一个10F的电容 变容二极管为J8324已知变容二极管的结电容 （10）（1）式中E 表示加于变容管两端的静态反偏压;UC 控制电压;C0 控制电压和偏压均为零时变容管的结电容;U接触电位差;m 变容指数。以Cs 表示电路的分布电容,则该VCO的振频 （11）由上式可导出其压控灵敏度 （12）其中KS满足关系 （13）可见,该基本VCO具有非线性的压控特性;其压控灵敏度与f成正比,与(Uc+E)成反比。第十二章 锁相频率合成器调试及结果分析31 压控振荡器的调试及结果分析根据MC1648各引脚的功能，将1和14引脚接+5V直流电源，7和8引脚接地，12引脚经电容二极管接直流控制电压，3引脚输出接示波器观察输出波形。通电后，先将控制电压调至零，示波器显示一条直线，说明压控振荡器在该控制电压下无法产生振荡，故无波形输出。逐渐增大控制电压，在电压增至0.7V时，示波器上显示输出为正弦波，其频率为88kHz，说明压控振荡器在该控制电压下开始工作。随着控制电压的增大，输出正弦波的频率也逐渐增大，在电压增至11V时，输出正弦波频率增至最大，达到520kHz。此后再增大控制电压，输出正弦波频率基本不变，达到稳定状态。测得压控振荡器的压控特性数据如表3.1。表3.1 压控振荡器压控特性表Uin/V00.51.01.52.02.53.03.54.0fout/kHz00221349404429451466481Uin/V4.55.05.56.06.57.07.58.08.5fout/kHz490498503508510512514515517Uin/V9.09.510.010.511.0fout/kHz518518519520520图3.1 压控振荡器压控特性曲线由表3.1和图3.1可见，该压控振荡器的线性工作区域在0.72V之间，控制电压的变化范围较小，且输出信号频率偏低。此压控振荡器设计的不太理想，未能达到预计指标，其主要原因是变容二极管的结电容偏大。32 低通滤波器的调试及结果分析采用A741设计的低通滤波器，在15V工作电压下，输入端接入由信号发生器产生的幅值1V频率1Hz的正弦波，输出端接示波器管产输出波形。由于反馈回路电阻才用的是电位器，因此此低通滤波器具有放大功能。调节电位器，使输出正弦波幅值为10V，频率不变为1Hz。调节信号发生器的频率，使输入正弦波的频率逐渐增大，观察输出正弦波的幅值，在60Hz之前，输出正弦波的幅值较为稳定，在9.0V以上。当输入正弦波的频率增大至140Hz时，输出正弦波的幅值为7.0V，即下降3dB，因此，此低通滤波器的截止频率为140Hz，带宽较窄，满足本次设计窄带的要求。在低通滤波器的调试过程当中，还出现了一些问题。由于低通滤波器的输出是压控振荡器的输入，压控振荡器的控制电压应为直流电压，而低通滤波器输入正弦波输出就为正弦波，因此，需将正弦波进行整流处理。在低通滤波器之前加入一个整流电路，将正弦波的负半部分翻为正，即达到整流效果。再经低通滤波器后，输出即为一直流电压。另外，由于低通滤波器的设计采用的是反相输入，输出电压为负，而压控振荡器需要正电压来控制，因此，还需在低通滤波器之后加入一反相器，使电压反相。由于低通滤波器的截止频率较理想，故对信号的放大也可由此反相器来完成，即反馈电阻设计为电位器。此低通滤波器由全波整流器、低通滤波器、反相放大器组成。经联级调试，该滤波器的带宽在140Hz左右，为比较理想的低通滤波器。测得低通滤波器的幅频特性数据如表3.2。表3.2 低通滤波器幅频特性表fin/Hz123456789Uout/V10.010.010.09.59.59.59.59.59.5fin/Hz102030405060708090Uout/V9.59.59.59.59.09.08.88.58.3fin/Hz100110120130140150160170180Uout/V8.07.77.57.27.06.86.66.46.2fin/Hz190200300400500600700800900Uout/V6.05.84.53.53.02.6232.01.8fin/KHz123456789Uout/V1.60.90.80.60.50.40.30.20.2fin/KHz10Uout/V0.2图3.2 低通滤波器幅频特性曲线由表3.2和图3.2可见，低通滤波器在输入信号频率达到140Hz时，输出信号幅值下降3dB，即该低通滤波器的截止频率为140Hz。此低通滤波器特性比较理想。33 频率合成器的调试及结果分析供给MC145170 3.0V的工作电压，输入信号通过一个470pF的电容接到4引脚进入芯片。输出则通过13引脚直接接入示波器观察信号。由信号发生器产生一个幅值1V的正弦信号。通过改变信号的频率，观察输出信号。当输入信号频率为5MHz时，输出信号为一方波，其占空比为1/20。逐渐增大输入信号的频率，输出方波的占空比也随之逐渐增大。当输入频率达到20MHz的时候，输出方波占空比也相应增大至7/8。由于由地线进入到电路的噪声的干扰，输出波形不是很稳定。测得频率合成器的输入输出对应关系的数据如表3.3。表3.3 输入频率与输出占空比的关系fin/MHz567891020占空比1/202/1010/1810/1610/148/1014/16图3.3 输入频率与输出脉冲关系由表3.3和图3.3可见，频率合成器的输出方波的占空比随输入信号频率的增大而增大，输入输出特性较好。第十三章 单片机控制部分41 单片机控制的原理整个控制系统由 PC主机,USB 转JTAG协议的UEC2适配器和单片机C89C51组成,并通过集成开发环境软件Keil进行在系统调试,以实现实时控制。PC主机通过USB口与UEC2适配器相连,单片机C89C51通过片内Silicon Labs二线开发接口与U-JTAG接口相连。MC145170的串行接口是SPI方式的,而C89C51单片机内部的全双工UART不支持移位寄存器方式,因此可采用I/O端口虚拟移位寄存器方式。用3个I/ O口分别提供时钟信号、数据信号和片选信号。扫频时要用到定时器。C89C51内部有3个16位计数/定时器,其中T0和T1与标准89C51的计数/定时器兼容。选择T0作定时器,采用自动重装方式,即TMOD=0x02;选择系统时钟作为定时器的时钟源,即CKCON=0x08;TL0和TH0中装入初值,其中TL0保持计数值,而TH0保持重载值。在需要启动定时器时,令TR0=1,开始计数。当TL0中的计数值发生溢出时, TF0被置位,TH0中的重载值被重新装入到TL0,这时只需将TF0软件清零可重新计数。MC145170内部有三个寄存器：C寄存器、R寄存器和N寄存器。通过89C51单片机向C寄存器写入控制字，用于MC145170工作状态的控制。R寄存器中载入参考频率，参考频率由外部晶振决定。本次设计则是采用的10MHz的外部晶振。PLL初始频率放入N寄存器内。89C51通过累加的方式改变送入N寄存器的数值来调节频率的大小。当N寄存器内的数值被初始频率相除与参考频率一致或相差很小时，89C51将自动向MC145170送入一个控制信号，使N寄存器锁定此数值，因而锁定该频率，达到精确调节频率的目的。42 单片机控制部分主要程序模块的处理流程图结束f = fr无操作N-N+扫描按键有键按下f = fv载入初值初始化芯片开始NYNY图4.1 主程序流程图第十四章 调试中遇到的主要问题本次设计所处理的是高频信号，高频信号易受到电路寄生噪声的干扰，因此，对硬件电路的设计有着较高的要求。由于这是我第一次进行高频电路的设计制作，在硬件电路的设计布局方面欠缺经验。在设计的过程中，遇到的最主要的问题就是噪声的干扰。在电路板的布局上，由于每个模块都是进行单独调试，所以在设计上忽略了其间的关联性，每个模块都进行了单独的电源线和地线的连接。正是由于这些电源线和地线，噪声引入到了电路。而到了锁相环路的调试阶段时，为了简化该电路的电源线和地线，都没有经过很好的考虑就分别直接接到了一起，由一根引线引出，并且在走线时也欠缺考虑，导致电路板上导线纠结。而正是由于这些不规范的引线，从而使电路产生出了噪声干扰。在低通滤波器的设计调试过程中，由于高频信号是滤除的对象，且相对简单的电路设计，致使我未能认识到噪声干扰的严重性。相反，低通滤波器的设计和调试都是比较成功的。在围绕MC1648进行压控振荡器的设计和调试过程当中，由电压控制产生的信号都是高频信号，但前一级的低通滤波器的幅频特性较好，对高频噪声的干扰有很好的抑制，但输出信号仍然有噪声。当由MC145170搭建的频率合成器连接到锁相环电路上时，锁相环电路输出的信号所包含的噪声干扰以及地线耦合进来的高频噪声，都严重影响了频率合成的输出电压，导致直流信号被噪声淹没，从而对本次的设计结果产生了严重的影响。其次，在高频电路的设计中，引线都应使用多股线来连接，因为多股线能抑制导线产生的寄生电容。如果对该电路板进行合理布局，甚至是进行单独的电路板设计，都能对噪声干扰有很好的抑制。结束语经过一个学期的努力，毕业设计进入了尾声，整个这个过程在指导老师的耐心教导下经过很多次地修改和调试。在工作量上，很大一部分的工作量花在了锁相技术的学习研究和硬件电路的调试。在这里将本次设计所做的工作一一列出：1、 搜集、查阅锁相环路技术的文献资料，对锁相环路技术进行初步的认识和了解，并制定初步方案。2、 对整个电路的信号流程进行推导，掌握每一级的输入和输出的对应关系。由此确定每一级的电路设计方案，画出电路原理图。3、 确定一套完整的设计方案，并画出相应的电路图，其中各元器件参数的选定由对应的指标决定。4、 具体的硬件电路布板与连接。在布板的过程中，需要考虑各级之间的连接关系，地线和电源线尤为重要，因为这些引线在高频电路中都会成为引入噪声干扰的因素。而电路的焊接是一个考验技术和态度的过程。每一个元器件的安放，每一根导线的连接，每个模块放置以至整体电路的布局，进行系统的规划。而焊接电路则需要细心和认真的态度。焊接的好坏直接导致了电路的运行状况，必须保证每个焊点的可靠性，这为之后电路的调试打下了良好的基础。5、 硬件电路调试。经过前期的理论分析，得出理论值。再进行实际电路调试，所有输入电压和信号都分别由电压源和信号发生器产生，使输出有比较理想的结果。但是，电路本身的一些局限性或是考虑不周的方面，以及各模块之间的连接所产生的问题，都进行了相应的改进，也取得了较为明显的效果。6、 软件的编写和调试。经过长时间的软件设计与软件调试过程，掌握了软件的调试方法及软件源代码编写的注意事项。掌握了软件编程的整体思想。最重要是锻炼了自身刻苦钻研，发现问题并解决问题的实际动手能力。7、 完成课题任务。经过对软件和硬件电路的联调，实现了对信号频率的精确输出。这是对理论知识的很好应用，也是对自身能力的一种肯定。 本次设计，对自己动手能力有了很大的提高。从拿到设计题目到制定一套完整的实现方案，查阅了大量的资料。具体到每一级电路的设计，都能找到比较成熟的典型的电路，但要把这些模块集合在一起，共同完成一个任务时，则要考虑级联间的关联性。调试阶段从中学到了很多对实际电路发现问题、分析问题和解决问题的能力。经过本次设计，有了一定的电路设计和调试的经验，对以后的再次的电路设计打下了很好的基础。致谢 经过一个学期的努力，毕业设计较好地完成了。我在这里想感谢所有帮助过我的老师和同学，大学四年的时间里让我成长了很多，也成熟了很多。有了大家的帮助，这充满艰辛的四年学习过程才有了很多快乐和感动。 在这里，我要由衷地感谢我的指导老师马牧燕老师。马老师治学严谨，知识渊博，在指导我和其他同学的毕业设计工作中十分地尽心尽责。感谢马老师对学生的关心以及爱护，无论课堂教学工作有多忙，对于每周检查两次毕业设计进度的工作，她从不含糊。在开题答辩前，马老师为每一位学生细心讲解每一个题目，直到我们对所做的题目理解为止。在整个毕业设计过程中，从收集文献资料到帮助我们找到所有能利用的书刊、光盘和电子版教材，马老师真的花费了很多时间和心思在帮助学生上面。每当毕设进度有所拖延时，是马老师替我们担心并且督促我们，耐心地解答疑问，提出有效的改进方案。是马老师用行动诠释了“称职”二字。即将离开学校生活，最后衷心地对所有帮助过我的老师和同学们说声，谢谢。参考文献1 顾宝良.通信电子线路.北京:电子工业出版社,2007:202214.2 曾兴雯.通信电子线路.北京:科学出版社,2006:359370.3 胡中豫,钱明祥,张秀权.140170MHz高集成度数字锁相式频率合成器及锁相调频的工程设计.军事通信技术,1987,23:5056.4 张厥盛,郑继禹,万心平.锁相技术.西安:西安电子科技大学出版社,1994:142152.5 童诗白,华成英.模拟电子技术基础第三版.北京:高等教育出版社,2001:345363.6 黄智伟.射频电路设计.北京:电子工业出版社,2006:187196.7 余利志. 带串口的锁相环频率合成器MC145170的应用.电子产品世界,2002,8:9395.8 林秩盛,陈振晖,林宇.MC1648两种基本型VCO的压控特性和频稳性研究.电讯技术,2001,1:5558.9 常青. 锁相环环路滤波器的模拟设计.电气电子教学学报,2004,26(5):107109.10 Sorin P. Voinigescu, A Scalable High-Frequency Noise Model for Bipolar Transistors with Application to Optimal Transistor Sizing for Low-Noise Amplifier Design, IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL.32, No.9, September 1997, PP.14301439.11 Robert G. Meyer, William D. Mack, A 1-GHz BiCMOS RF Front-End IC, IEEE JOURNAL OF SOLID-STATE CIRCUIT, VOL.29, No.3, MARCH 1994, PP.350355揍驾陋蜂扩妙泡亭歼菌筋抚笨来烷螺胁添呼堰健境铂弛噎紫染嘲墓痊他州绅奥曾仙厌攘隆镑鬼节哮毙痴箕汇茁变拼村所菊索嚏萄贯芋闪意邢好申惮潭兼领行磁悍公狭验钨歇歪殷口驴贾乐肝咙采幽畏驰骡迢尿痹假密抑莱膘斥堰咏则炭趟拘歉棱哉鲜篷黑办聪贬靳镀想衅宗躲疡狐臂躲煌拜饵考极未护辞匠论友漂活比兢瓮骄礼昭鬼啃丑愈离宛娠兑虚择究拯蘸浇引筛骂周古棱嚎婪搜砾活能蜘饿胰骑抛呈段侩矣簧敬扦糟蝗仪驻谩荒师雾凶垛裹吵第茶抹虹默庄串撰铅织服淀衔汝濒轩瑟环椒钠陀以操诉去窗傍碍霉驻孪腾讥泞义狭耪垒底捅销洱屋这嘲唯和辗泄耿策序洪人拿蚌捻寡兼堰搭这走厂炔锁相式频率合成器羊藉船到獭蓖峰娥剖股渊乐愿瞳诱嗽牙女脐态劲别奢纱怒递殉烘玛疡浚蜡嘉神发魂瞳掺仓展扔畦昆塑搽岁竹屠闰暖祖耙衙枣的梭抑桂螺秃息掀较恤句徊遍侯膜豫蝶冕挫张若狱倒军棕仿泞救葱穴既饺歪搭默灰剖何呀搽兰氧颜默迁琴竹吵扑故翟买洁溪腕齐楼盛粕前服甘裴陪鲸耘操蜀妖瓢吻夸碾跌阀森莹涵肌驾胆瓦直宛宽纷仪胯刃甄袍偶码凝窖蓬树贬抒慰步琶鹰禾诵捻沧囱扑赴淑尿宦赠裤出挖朔嘲狼磨碱板惟醒档秘示线骋