资源描述
15、数字到模拟转换器（DAC）本节适用于中密度stm8l15xx设备，介质密度stm8l15xx +器件和高密度stm8l15xx / stm8l16xx设备，除非另有规定。数字模拟转换器（DAC）是不可用的stm8l05xx价值线装置。15.1 、DAC的介绍该DAC模块是一个12位的电压输出数字到模拟转换器。DAC可配置在8位或12位模式，可用于与DMA控制器连接。在12位模式，数据可以在左或右对齐。DAC在具有一个输出通道中密度的装置和两个输出通道（每个输出通道与自己转换器）中+高密度的设备。输入参考引脚的VREF +是可用的一个更好的分辨率。在双DAC通道模式（可在培养基+高密度器件），转换可以执行etiher单独或同时两个通道时组合在一起进行同步更新操作。15.2、 DAC的主要特点8位或12位单调输出左右的数据对齐在12位模式同步更新能力DMA能力外部触发转换输入参考电压的VREF +噪声波的产生（中+高密度的设备）三角波产生（中+高密度的设备）双DAC通道独立或同步转换（中+高密度的设备）一个DAC通道的框图如图46所示。15.3、DAC功能描述1.、DAC通道使数字到模拟的转换只能如果DAC通道都已通电通过设置在钻头在dac_chxcr1寄存器进行。DAC通道，然后twakeup启动时间后启用（参见产品数据表）。15.3.2、DAC输出缓冲区启用DAC集成了一个输出缓冲器（中等密度的装置）或两个输出缓冲器（中+高密度的设备），可以用来降低输出阻抗和驱动外部负载直接无需添加外部运算放大器。它可以启用和禁用使用在dac_chxcr1寄存器的卖座点。15.3.3、DAC输出开关配置下表描述了DAC输出开关配置取决于器件和封装。参见图23：路由接口（RI）框图（介质，介质+高密度的设备）。15.3.4数据格式根据选定的配置方式，数据被写入指定的寄存器描述如下：8位右对齐：被加载到dac_dhr8 7:0位转换的数据 11:4】数据12位左对齐：被加载到dac_ldhrh 7:0比特的转换数据 4 数据和dac_ldhrl 4 比特的转换数据3:012位右对齐：被加载到dac_rdhrh 3:0比特的转换数据 8 数据和dac_rdhrl 7:0比特的转换数据7:015.3.5 DAC转换序列启动一个转换，该dac_xdhrx和dac_dhr8寄存器的内容移动到该dac_chxdorhL（数据输出）寄存器。根据在十位dac_chxcr1寄存器，这种转移到dac_chxdorhL，可以在两个不同的执行礼貌的：十= 0。转移时执行：- dac_dhr8是在单一模式的8位转换的数据写入LSB的dac_xdhrl是12位转换数据单书写模式，十= 1。转移时执行触发器时。两个不同的触发器（tim4_trgo或swtrig）在中等密度的设备或三个触发器（tim4_trgo，tim5_trgo或swtrig）可以通过在dac_chxcr1注册TSEL位选择。请参阅第15.3.7：DAC触发选择。15.3.6 DAC输出电压数字输入转换为输出电压在0和VREF之间的线性转换+。模拟输出电压对dac_outx引脚是由下面的公式：15.3.7 DAC触发选择如果十位被设置在dac_chxcr1寄存器，以下事件可以触发凸锡安：软件触发（swtrig）一外部事件（tim4_trgo：定时器4计数通道输出）在中密度设备三外部事件（tim4_trgo，tim5_trgo或外部引脚）中+和高密度的设备。该TSEL 2:0位可以用来确定的2个或4个可能的来源将触发转换（中密度的设备和swtrig，swtrig或tim4_trgo tim4_trgo，在介质+和高密度器件tim5_trgo或外部引脚）：如果软件触发（swtrig）被选中，开始转换一旦swtrigx一位被设置在dac_swtrigr。该位复位硬件一旦dac_dorx寄存器的dac_xdhrx值。如果tim4_trgo，tim5_trgo或外部引脚的选择，数据传输通过两个阶段的上升沿同步器同步注：TSEL 2:0位时无法更改连接点设置在dac_chxcr1寄存器。请参考下表。15.3.8 DAC的DMA请求每个DAC通道有一个DMA能力。两个DMA通道用于服务DAC通道DMA请求。一个DAC通道DMA请求时产生的外部触发时十和dmaenx位设置。DAC通道DMA请求仍然设置到DAC通道DMA承认来自DMA控制器。DAC通道DMA请求表明dacx_dhrx寄存器已转移到dac_chxdorhL寄存器。DAC通道DMA请求不放在请求队列，所以如果一个第二外部触发到DMA接收确认的第一外部触发之前，没有新的请求被处理和报告没有错误。15.3.9 DAC DMA下溢中断一个DAC DMA下部产生中断的DMA模式下触发事件发生在以前的DMA请求仍悬而未决。这可能发生，例如，当DAC的触发频率高于DMA请求服务过程。每个DAC通道，DMA下溢中断可以启用或禁用通过dmaudrie位dac_chxcr2寄存器。如果它发生，它是通过在dac_sr注册dmaudr位示意。15.3.10噪声的产生为了产生一个可变振幅伪噪声，线性反馈移位寄存器（lfsrx）寄存器是可。DAC的噪声的产生是通过设置启用dac_chxcr1 /编织型“01”和速1在dac_chxcr1寄存器。预装的价值0xaaa LFSR，和lfsrx输出是在每个转换更新。这个寄存器更新三CPU时钟周期的每一个触发事件后，在一个特定的计算算法（见图48：221页DAC LFSR寄存器算法）。如果lfsrx是0x000，“1”注入到它（防抱死机构）。该lfsrx值，可能会掩盖部分或全部通过了dac_chxcr2 / MAMP位在dac_chxcr2，添加到dac_dhrx（可dac_chxrdhrhL或dac_chxldhrhL或dac_chxdhr8寄存器取决于选定的数据格式）内容而不溢出，这个值存储到dac_chxdorhL寄存器（见下图）。它可以通过重置dac_chxcr1 /着1:0复位lfsrx波的产生位。注：DAC必须启用触发器产生的噪声在设置速点dac_chxcr1寄存器。15.3.11三角波的产生添加一个小幅度的三角波形对直流或缓慢变化的信号，它是可能的。DAC的三角波的产生是dac_ch2cr1 / tselsetting选择dac_chxcr1 /着1:0“10”和dac_chxcr1 /十到1位的振幅通过dac_chxcr2 / MAMP 3:0位在dac_chxcr2寄存器配置。12。位内部三角形计数器加三的CPU时钟周期的每一个触发事件后。然后，该计数器的值添加到dac_dhrx（可dac_chxrdhrhL或dac_chxldhrhL或dac_chxdhr8寄存器取决于选定的数据格式）无溢出和存储到dac_chxdorhL。三角递增计数器，它是小于由dac_chxcr2 / MAMP 3:0位定义的最大振幅（指dac_chxcr2）。一旦达到配置的振幅，计数器减到0，然后再增加等等wavenx 1:0 =“10”和速=1（图49。）。它可以通过复位/复位dac_chxcr1着三角WaveX代。注：dac_chxcr2 / MAMP 3:0位不能被改变时，dac_chxcr1 / EN位设置。1。DAC触发器必须启用生成三角通过设置在dac_chxcr1的速点寄存器。2。该dac_ch1cr2 / MAMP 3:0位前必须使DAC配置。否则，他们不能要改变。15.3.12双DAC转换在需要两个DAC通道同时应用有效地利用总线带宽，三双寄存器的实现。一个独特的寄存器的访问是需要同时驱动两个DAC通道。使用两个DAC通道和这些双寄存器九可能的转换模式是可能的。所有的转换方式仍然可以使用单独的dhrx寄存器，如果需要得到。所有的模式（独立和同步模式）在下面的段落描述。独立触发无波的产生在这个转换模式配置DAC，下面的序列是必需的：设置两个DAC通道触发使能位dac_ch1cr1 /十dac_ch2cr1 /十配置不同的触发源的设置不同的值dac_ch1cr1 / TSEL 2:0和dac_ch2cr1 / TSEL 2:0位负载双DAC通道数据到所需的dac_dhrx寄存器（可dac_chxrdhrhL或dac_chxldhrhL或dac_chxdhr8寄存器取决于选定的数据格式）。当一个DAC Channel1触发时，该dac_dhr1（可dac_ch1rdhrhL或dac_ch1ldhrhL或dac_ch1dhr8寄存器取决于选定的数据格式）寄存器转移到dac_ch1dorhL（三个CPU时钟周期后）。当一个DAC通道触发时，该dac_dhr2（可dac_ch2rdhrhL或dac_ch2ldhrhL或dac_ch2dhr8寄存器取决于选定的数据格式）寄存器转移到dac_ch2dorhL（三个CPU时钟周期后）。相同LFSR生成独立的触发设置两个DAC通道触发使能位dac_ch1cr1 /十dac_ch2cr1 /十配置不同的触发源的设置不同的值dac_ch1cr1 / TSEL 2:0和dac_ch2cr1 / TSEL 2:0位配置两个DAC通道wavenx 1:0位为“01”，同样的LFSR的面具在dac_chxcr2 / MAMP 3:0位值负载双DAC通道数据到所需的dac_dhrx寄存器（可dac_chxrdhrhL或dac_chxldhrhL或dac_chxdhr8寄存器取决于选定的数据格式）当一个DAC Channel1触发时，该lfsr1计数器，以相同的掩模/振幅，添加到dac_dhr1（可dac_ch1rdhrhL或dac_ch1ldhrhL或dac_ch1dhr8寄存器取决于选定的数据格式）寄存器和转移到dac_dor1。然后lfsr1更新计数器。当一个DAC通道到达的lfsr2计数器，触发器，以相同的掩模，加入到dac_dhr2（可dac_ch2rdhrhL或dac_ch2ldhrhLdac_ch2dhr8寄存器取决于选定的数据格式）寄存器和转移到dac_dor2。然后，该lfsr2更新计数器。不同的LFSR生成独立的触发在这个转换模式配置DAC，下面的序列是必需的：设置两个DAC通道触发使能位dac_ch1cr1 /十dac_ch2cr1 /十配置不同的触发源的设置不同的值dac_ch1cr1 / TSEL 2:0和dac_ch2cr1 / TSEL 2:0位配置两个DAC通道wavenx 1:0位为“01”，设置不同的线性反馈移位寄存器在dac_ch1cr2 / MAMP 3:0和dac_ch2cr2 / MAMP 3:0位掩码值负载双DAC通道数据到所需的DHR寄存器当一个DAC Channel1触发时，在lfsr1计数器，与配置的掩模dac_ch1cr2 / MAMP 3:0，添加到DHR1寄存器和转移到dac_dor1（三个CPU时钟周期后）。然后lfsr1更新计数器。当一个DAC通道触发时，在lfsr2计数器，通过dac_ch2cr2 / MAMP 3:0配置的掩模，加入到DHR2寄存器和转移到dac_dor2（三个CPU时钟周期后）。然后lfsr2更新计数器。不同的三角形生成独立的触发在这个转换模式配置DAC，下面的序列是必需的：设置两个DAC通道触发使能位dac_ch1cr1 /十dac_ch2cr1 /十配置不同的触发源的设置不同的值dac_ch1cr1 / TSEL 2:0和dac_ch2cr1 / TSEL 2:0位配置两个DAC通道wavenx 1:0位为“1”，设置不同的最大在dac_ch1cr2 / MAMP 3:0和dac_ch2cr2 / MAMP 3:0位振幅值负载双DAC通道数据到所需的DHR寄存器当一个DAC Channel1触发时，12位DAC Channel1三角形计数，用三角形的幅值dac_ch1cr2 / MAMP 3:0配置，添加到DHR1寄存器和转移到dac_dor1（三个CPU时钟周期后）。12位DAC Channel1三角计数器然后更新。当一个DAC通道触发时，DAC通道上的2个三角形计数器，一个三角形振幅的dac_ch2cr2 / MAMP 3:0配置，添加到DHR2寄存器部分和转移到dac_dor2（三个CPU时钟周期后）。DAC通道上的2个三角形计数器然后更新。同时触发无波的产生在这个转换模式配置DAC，下面的序列是必需的：设置两个DAC通道触发使能位dac_ch1cr1 /十dac_ch2cr1 /十配置两个DAC通道相同的触发源设置相同的值该dac_ch1cr1 / TSEL 2:0和dac_ch2cr1 / TSEL 2:0位负载双DAC通道数据所需的DHR寄存器当触发时，该DHR1，DHR2寄存器转移到dac_dor1和dac_dor2，分别为（三后的CPU时钟周期）。同时触发相同LFSR生成在这个转换模式配置DAC，下面的序列是必需的：设置两个DAC通道触发使能位dac_ch1cr1 /十dac_ch2cr1 /十配置两个DAC通道相同的触发源设置相同的值该dac_ch1cr1 / TSEL 2:0和dac_ch2cr1 / TSEL 2:0位配置两个DAC通道wavenx 1:0位为“01”，同样的LFSR的面具在dac_ch1cr2 / MAMP 3:0位值负载双DAC通道数据所需的DHR寄存器当触发时，该lfsr1计数器，与配置的掩模dac_ch1cr2 / MAMP 3:0，添加到DHR1寄存器和转移到dac_dor1（三APB1时钟周期后）。该lfsr1计数器然后更新。同时，该lfsr2计数器，与配置的掩模dac_ch2cr2 / MAMP 3:0，添加到DHR2寄存器和转移到dac_dor2（三个CPU时钟周期后）。该lfsr2计数器然后更新。同时触发不同的LFSR生成在这个转换模式配置DAC，下面的序列是必需的：设置两个DAC通道触发使能位dac_ch1cr1 /十dac_ch2cr1 /十配置两个DAC通道相同的触发源设置相同的值该dac_ch1cr1 / TSEL 2:0和dac_ch2cr1 / TSEL 2:0位配置两个DAC通道wavenx 1:0位为“01”，设置不同的线性反馈移位寄存器面具值采用dac_ch1cr2 / MAMP 3:0和dac_ch2cr2 / MAMP 3:0位负载双DAC通道数据到所需的DHR寄存器当触发时，该lfsr1计数器，与配置的掩模dac_ch1cr2 / MAMP 3:0，添加到DHR1寄存器和转移到dac_dor1（三个CPU时钟周期后）。该lfsr1计数器然后更新。同时，该lfsr2计数器，与配置的掩模dac_ch2cr2 / MAMP 3:0，添加到DHR2寄存器和转移到dac_dor2（三个CPU时钟周期后）。该lfsr2计数器然后更新。同时触发不同的三角形生成在这个转换模式配置DAC，下面的序列是必需的：设置两个DAC通道触发使能位dac_ch1cr1 /十dac_ch2cr1 /十配置两个DAC通道相同的触发源设置相同的值该dac_ch1cr1 / TSEL 2:0和dac_ch2cr1 / TSEL 2:0位配置两个DAC通道wavenx 1:0位为“1”，设置不同的最大在dac_ch1cr2 / MAMP 3:0和dac_ch2cr2 / MAMP 3:0位振幅值负载双DAC通道数据到所需的DHR寄存器当触发时，DAC Channel1三角计数器，一个三角形的振幅通过dac_ch1cr2 / MAMP 3:0配置，添加到DHR1寄存器和金额转移到dac_dor1（三个CPU时钟周期后）。然后DAC Channel1三角更新计数器。同时，DAC通道上的2个三角形与三角形配置计数器，振幅通过dac_ch2cr2 / MAMP 3:0，添加到DHR2寄存器和转移到dac_dor2（三个CPU时钟周期后）。然后DAC通道上的2个三角形计数器更新。同时启动的软件在这个转换模式配置DAC，下面的序列是必需的：负载双DAC通道数据所需的DHR寄存器（dac_dhr12rd，dac_dhr12ld或dac_dhr8rd）在这种结构中，一个CPU时钟周期后，该DHR1，DHR2寄存器转移到dac_dor1和dac_dor2，分别。位7:6（1）着1:0：DAC通道噪声/三角波形的产生，使X。这些位是只有TEN1 = 1。00：波产生的残疾。01：噪声的产生使。1：三角代启用。位5:3 TSEL 2:0：DAC通道触发选择。这些位是只有十= 1。000：tim4_trgo（定时器0计数通道输出）选择001：保留010：保留001（1）：tim5_trgo选择010（1）：外部触发（系统）011：保留100：保留101：保留110：保留111：swtrig（软件触发）选择2位十：DAC通道触发使。0：写入数据保持寄存器的数据（DHR）转移到一个CPU时钟周期后的数据输出寄存器（dorx）。1：从dhrx的dorx数据转移是由选定的触发同步。1位卖座：DAC通道输出缓冲器禁用。0：DAC通道输出缓冲区启用1：禁用缓冲DAC通道输出0位DAC通道使恩。0：DAC通道禁用1：DAC通道启用1介质密度器件保留。位7:6保留，被迫由硬件0。5位dmaudrie：DAC通道DMA下溢中断使能。0：DMA下部禁止中断。1：DMA下溢中断使能。4位dmaen：DAC DMA使。0：DMA残疾。1：DMA启用。3位（1）MAMP 3:0：DAC通道X面罩/振幅选择器。0000位（0）：揭露LFSR位/ 2 1-1三角形振幅0001：揭露点（1）线性反馈移位寄存器位/ 2 2-1三角形振幅0010：揭露点（2比0）线性反馈移位寄存器位/ 2 3-1三角形振幅0011：揭露点（3）线性反馈移位寄存器位/ 2 4-1三角形振幅0100：揭露点（4）线性反馈移位寄存器位/ 2 5-1三角形振幅0101：揭露点（5）线性反馈移位寄存器位/ 2 6-1三角形振幅0110：揭露点（6:0）线性反馈移位寄存器位/ 2 7-1三角形振幅0111：揭露点（7）线性反馈移位寄存器位/ 2 8-1三角形振幅1000：揭露点（8）线性反馈移位寄存器位/ 2 9-1三角形振幅1001：揭露点（9）线性反馈移位寄存器位/ 2 10-1三角形振幅1010：揭露点（10:0）线性反馈移位寄存器位/ 2 11-1三角形振幅1x1x：揭露点（11:0）线性反馈移位寄存器位/ 2 12-1三角形振幅1。在中密度设备保留。位7:2保留，由硬件0被迫。1位（1）swtrig2：DAC通道2软件触发。该位设置和清除软件启用/禁用软件触发。0：软件触发禁用1：软件触发使只有当双DAC实现这一点是目前（双= 1），否则它是被迫0硬件。0位swtrig1：DAC通道1软件触发。该位设置和清除软件启用/禁用软件触发。0：软件触发禁用1：软件触发使注：此位复位硬件一旦dac_dhrx寄存器的值加载到dac_dorx寄存器1。在中密度设备保留。位7:2保留，被迫由硬件0。1位（1）dmaudr2：DAC通道DMA下部旗。0：没有DMA的欠载运行状态检测。1：DMA欠载运行状态检测。只有当双DAC实现这一点是存在的。否则，它是被迫的0的硬件。注：这一点产生的DMA下溢中断。0位dmaudr1：DAC通道DMA下部旗。0：没有DMA的欠载运行状态检测。1：DMA欠载运行状态检测。注：这一点产生的DMA下溢中断。1。在中密度设备保留。位7:4保留，被迫由硬件0。位3:0 rdhrh 3:0：DAC右对齐的数据保持寄存器位最重要的。这些位是4位最重要的12位数字存储到DHR模拟转换数据加载。位7:0 rdhrl 7:0：DAC右对齐数据保持寄存器的最低有效位。这些信息将作为12位数字到模拟的转换数据存储到人力资源总监的8个最重要的比特加载。注意：如果十没有设置，写入该寄存器的触发器dhrx 12位并行加载rdhrh + rdhrl位7:0 ldhrh 7:0：DAC左对齐数据保持寄存器位最重要的。这些位是8位最重要的12位数字模拟加载转换数据存储到人力资源总监。ldhrl 4 ：4位DAC通道X左对齐数据保持寄存器的最低有效位。这些信息将作为12位数字到模拟的转换数据存储到人力资源总监的4个最重要的比特加载。注意：如果未设置速，写入该寄存器的触发器dhrx 12位并行加载ldhrh + ldhrl。位3:0保留，被迫由硬件0。位7:0 8dhr 7:0：DAC的8位数据保持寄存器。这些位是8位最重要的12位数字存储到DHR模拟转换数据加载。注意：如果十没有设置，写入寄存器的触发器dhr8 4 DHR 8位负荷。4DHR缓冲lsbits保持不变。位7:4保留，被迫由硬件0。位3:0 rdhrh 3:0：DAC通道X双模式右对齐的数据保持寄存器最重要位。这些位是4位最重要的12位数字存储到DHR模拟转换数据加载。位7:0 rdhrl 7:0：DAC通道X右对齐的数据保持寄存器的最低有效位。这些信息将作为12位数字到模拟的转换数据存储到人力资源总监的8个最重要的比特加载。注意：如果十是不确定的，写dac_dch2rdhrl寄存器的12位并行负载触发器通过dac_dchxrdhrh + dac_dchxrdhrl dhrx位7:0 ldhrh 7:0：DAC通道X双模式左对齐数据保持寄存器位最重要的。这些位是8位最重要的12位数字存储到DHR模拟转换数据加载。ldhrl 4 ：4位DAC通道数据保持寄存器左对齐数据的最低有效位。这些信息将作为12位数字到模拟的转换数据存储到人力资源总监的4个最重要的比特加载。注意：如果十是不确定的，写dac_dch2ldhrl寄存器的12位并行负载触发器通过dac_dchxldhrh + dac_dchxldhrl dhrx。位3:0保留，被迫由硬件0。位7:0 8dhr 7:0：DAC通道X双模式的8位数据保持寄存器。这些位是8位最重要的12位数字模拟转换装数据存储到人力资源总监。注意：如果十是不确定的，写dac_dch2dhr8注册触发的8位负荷dhrx 4 的dac_dchxdhr8。dhrx缓冲区的4lsb保持不变。位7:4保留，被迫由硬件0。位3:0 dorh 3:0：数据输出寄存器的最高位。目前在转换数字数据的4个最重要的位。位7:0 DORL 7:0：数据输出寄存器的最低有效位。8个最低有效位正在转换数字数据。16个比较器（COMP）本节适用于低密度stm8l15xx设备，中密度stm8l15xx设备，介质+密度stm8l15xx器件和高密度stm8l15xx / stm8l16xx设备，除非另有规定。比较器（COMP）是不可用的stm8l05xx价值线装置。16.1公司简介该stm8l15xx包含二零个交叉比较器COMP1和comp2共享相同的偏置电流。注：所有的I / O作为比较器的输入，在GPIO寄存器的配置必须保持输入浮动。当使用路由接口（见11.2页123）比较器输入连接到外部I/O。16.2计算机的主要特点一个比较器（COMP1）与固定阈值（内部参考电压）。非反相输入端，可以选择从25（中等密度的装置）或28（中+和高密度的外部I/O设备）。一轨到轨比较器（comp2）与可选择的阈值。非反相输入可以选择从三的I / O。该阈值可以选择从：内部参考电压vrefint内部参考电压因数（1 / 4，1 / 2，3 / 4）- DAC输出-三个外部I/O。2个比较器可以组合成窗口比较器。一零杂交可以产生一个上升沿或下降沿对比较器输出根据极性位每个比较器可以产生一个中断和停止能力唤醒comp2输出可以被重定向到TIM1 BRK或ocrefclr输入，或TIM2 / TIM3输入捕捉2。comp2速度是可配置的最佳速度/消费的比例。框图如图1。1。在培养基+和高密度设备。注：果品和ADC不可用于为它们共享相同的一组同一时间模拟开关。使用比较器的果品，应用程序必须执行以下步骤：1。在comp_csr3注册vrefen点连接到比较器1 vrefint反相输入。2。关闭模拟开关从选择的I / O的非反相创建路径输入：关闭模拟开关14号通过设置在ri_ascr2注册AS14点。关闭模拟开关的数目n对应的I / O组（见表27），通过设置ASX点在ri_ascr1或ri_ascr2寄存器3。关闭I/O连接到果品非反相输入的I / O开关。的输入可以是任何的24个I / O的8组3的I / O（见表27）。通过在I / O开关设置相应的chxe点选择正确的I / O端口寄存器：ri_iosr1，ri_iosr2或ri_iosr3（见表27）4。如果需要，使果品通过设置在comp_csr1 IE1位中断寄存器5。配置比较器检测到上升沿下降沿，或上升和下降使用在comp_csr1注册CMP1 1:0位边缘。注：该通道可改变一旦启用了比较器。3步是不适用的pf0，PF1 PF2和PF3。使用comp2比较器，执行以下步骤：1。选择comp2反向输入端与塞尔2:0位在comp_csr3寄存器。-选择一个外部I/O（任何I / O组中2），关闭I/O通道开关设置在ri_iosr1的ch4e点，在ri_iosr2或ch6e的ch5e点位在ri_iosr3寄存器（见表27）。2。关闭I/O通道开关连接的I / O的comp2非反相输入。的输入可以来自任何I / O组8（见表27）。在ri_iosr1注册ch22e点集，在ri_iosr2或的ch23e点ch24e点在ri_iosr3寄存器。3。如果需要的话，执行以下步骤：选择在comp_csr2寄存器的速度的速度。-重定向comp2输出定时器1，2或3的配置outsel 1:0位在comp_csr3寄存器（见图53）。-使comp2通过设置在comp_csr2 IE2中断寄存器的位。4。上升沿下降沿检测，或上升和下降的边缘使用CMP2 1:0在comp_csr2寄存器位。注：该通道可被改变一旦启用了比较器。注意：在窗口模式，只有8组（0，1和Pe5）可以用来作为一个非反相输入。在窗口模式下使用，comp2比较器COMP1，执行以下步骤：1。在comp_csr3注册vrefen点连接到比较器1 vrefint反相输入。2。选择comp2反相输入在16.4节解释。3。可以通过设置在comp_csr3注册wndwe点窗口模式。4。选择comp2非反相输入：如：按照步骤2和3果品16.3节如comp2：按照16.4节3步5。使果品的comp_csr1比较器CMP1 1:0位寄存器和comp2比较器使用CMP2 1:0在comp_csr2寄存器。请参照表55为不同的配置必须被编程去正确的唤醒或中断事件。注：比较器不能用于出口设备从停止/主动停止模式时，内部参考电压是停止使用ULP点在pwr_csr2寄存器。位7:6保留，必须清除5位比较器中断使IE1：1这一点使比较器1中断时产生的事件检测。0：比较器1禁止中断1：比较器1中断允许4位EF1：比较器1事件标志设置此位在果品1:0在比较器1输出选定的边缘发生。它是清除写0到它。如果比较器中断使能，然后产生中断。0：没有检测到的事件1：事件检测3位cmp1out：比较器1的输出这一点是比较器1输出的精确复制。0：比较器1的输出为低时的非反相输入到反相输入低电压1：比较器1的输出是高的非反相输入到反相输入电压高点2个步骤：施密特触发器启用0：施密特触发器的残疾1：施密特触发器启用注：两位修改的行为的施密特触发器的I / O具有模拟功能（ADC通道，比较器输入）只有当I/O模拟开关是关闭的。1位比较器CMP1 1:0：1配置00：比较器1残疾人01：在比较器1输出下降沿事件检测10：在比较器1的输出的上升沿的事件检测11：在比较器1的输出上升/下降边缘的事件检测位7:6保留，必须清除5位比较器中断使IE2：2这一点使比较器2中断时产生的事件检测。0：比较器2禁止中断1：比较器2中断允许如：4位比较器2事件标志该位设置时，在comp2 1:0在比较器2输出选定的边缘发生。它是由0对写作了。如果比较器中断使能，然后产生中断。0：没有检测到的事件1：事件检测3位cmp2out：比较器2的输出这一点是比较器2输出的精确复制。0：比较器2的输出为低时的非反相输入到反相输入低电压1：比较器2的输出是高的非反相输入到反相输入电压高2位比较器速度：2速度模式0：速度慢1：速度快位1:0 CMP2 1:0：比较器2配置00：比较器2残疾人01：在比较器2输出下降沿事件检测10：在比较器2的输出的上升沿的事件检测11：在比较器2的输出上升/下降边缘的事件检测位7:6 outsel 1:0比较器2的输出选择这些位是由软件连接的comp2输出到一个选定的输入。00：comp2输出连接到2定时器输入捕捉2（TIM2 IC2）。相应的输入捕捉从I/O不再适用。01：comp2输出连接到3定时器输入捕捉2（Tim3 IC2）。相应的输入捕捉从I/O不再适用。10：comp2输出连接到定时器1中断输入（TIM1 BRK）。中断输入的I / O不再适用。11：comp2输出连接到定时器1 ocref清楚（TIM1 ocrefclr）位5:3塞尔：比较器2反相输入选择000 =没有选择001 = I / O（集团2的I / O）010 =内部参考电压vrefint011 = 3 / 4 vrefint100 = 1 / 2 vrefint101 = 1 / 4 vrefint110 = DAC1111 = DAC22位vrefen：内部参考电压vrefint使0：从果品vrefint反相输入端断开1：连接到反相输入vrefint果品1位wndwe：窗口模式使0：禁用1：启用0位vrefouten：vrefint输出使能这一点可由软件设置输出内部参考电压在3组的I / O。参考图27。0：禁用1：启用位7:6保留，必须清除位5:3 ninvtrig 2:0：comp2非反相输入这些位控制施密特触发器的所有I / O属于I / O组8（见表27），对应于comp2非反相输入。ninvtrig 0 启用/禁用引脚Pe5触发。ninvtrig 1 启用/禁用引脚PD0触发。ninvtrig 2 启用/禁用引脚PD1触发。0：触发器启用1：触发残疾位2比0 invtrig 2:0：comp2反相输入这些位控制施密特触发器的所有I / O属于I / O组2（见表27），对应于comp2反相输入。invtrig 0 启用/禁用引脚PC3触发。invtrig 1 启用/禁用引脚PC4触发。invtrig 2 启用/禁用引脚PC7触发。0：触发器启用1：触发残疾注意：当触发一个I / O残疾，相关的点px_idr寄存器总是读0即使另一级是目前对销。位7:6保留，必须清除位5:3 dactrig 2:0：DAC输出这些位控制施密特触发器的所有I / O属于I / O组5（见表27），对应于DAC输出。dactrig 0 启用/禁用引脚PB6触发。dactrig 1 启用/禁用引脚pb5触发。dactrig 2 启用/禁用引脚PB4触发。0：触发器启用1：触发残疾位2比0 vreftrig 2:0：vrefint输出这些位控制施密特触发器的所有I / O属于I / O组3（见表27），对应于vrefint输出。vreftrig 0 启用/禁用引脚PC2触发。vreftrig 1 启用/禁用引脚PD7触发。vreftrig 2 启用/禁用引脚PD6触发。0：触发器启用1：触发残疾注意：当触发一个I / O残疾，相关的点px_idr寄存器总是读0即使另一级是目前对销。17液晶显示控制器本节适用于中密度stm8l052x / stm8l152x设备，介质+密度stm8l052x / stm8l152x器件和高密度stm8l052x / stm8l152x / stm8l162x设备，除非另有规定。17.1液晶显示控制器的介绍该LCD控制器驱动无源矩阵液晶显示器（液晶显示器）单位。在stm8l05xx价值线高密度的设备，它可以有8种常见的终端接口和24段终端驱动多达192个图像元素（像素）。中+高密度的设备，它可以有8种常见的终端界面44部分终端驱动多达320个图像元素（像素）。在中等密度的设备，它可以有4种常见的终端接口和28段终端驱动多达112个图像元素（像素）。液晶是由若干段（像素或完整的符号），就可以可见或不可见的。每个段由一层液晶分子排列两个电极之间。当电压大于阈值电压加到液晶，段变得可见。段电压必须交替避免在液晶电泳效应（这会降低显示）。的然后在一段波形的产生必须以避免直流电流（DC）。17.1.1定义词汇LCD（液晶显示器）：一个被动的显示面板驱动段终端。段：最小的观看元（单杆或点，用于帮助创建一个在液晶显示字符）。常见：电连接端子连接到几段。占空比：数定义为1 /（LCD显示器上常见的终端数量）。偏见：指示电压电平用于驱动LCD的数量。它的定义是1 /（电压等级数用于驱动液晶显示器1）。框架：一段写一段波形。帧频：每秒帧数，号码是，时代的LCD段数通电每秒。升压电路：对比度控制电路。17.2液晶显示控制器的主要特点灵活性高的帧速率控制价值线高密度器件静，1 / 2，1 / 3，1 / 4和1 / 8的工作支持1 / 2，1 / 3和1 / 4偏压支持液晶显示数据RAM可达188位寄存器包含的像素（液晶显示图片元素）的信息（有效/无效）性能驱动112（28x4）或192（24x8）像素中+高密度的设备静，1 / 2，1 / 3,1 / 4和1 / 8的工作支持1 / 2，1 / 3和1 / 4偏压支持液晶显示数据RAM可达228位寄存器包含的像素（液晶显示图片元素）的信息（有效/无效）性能驱动176（44x4）或320（40x8）像素在中等密度的设备静，1 / 2，1 / 3和1 / 4工作的支持1 / 2和1 / 3偏压支持液晶显示数据RAM可达148位寄存器包含的像素（液晶显示图片元素）的信息（有效/无效）性能驱动112像素（28x4）LCD输出电压可选择的软件不需要外部模拟组件：一个助推器是嵌入到生成独立于内部极电压VDD。外部和内部极电压源之间的软件选择。在案件外部源，内部升压电路被禁用，以降低功率消费。一个电阻网络嵌入到生成中间极电压。-电阻网络的结构是可配置的软件适应功耗配以液晶面板所需的电容充电。对比可以用两种不同的方法调整：使用内部助力器时，该软件可以调整VLCD之间vlcdmin和vlcdmax。可编程死区时间（最多7帧之间的相位周期）。全力支持低功耗模式：LCD控制器可以主动停止显示，等一等，低功率运行和低功耗等方式可以完全禁用或减少功率消耗相反转来降低功耗和EMI（电磁干扰）开始帧中断同步软件更新液晶显示数据RAM。眨眼的能力：- seg0 COM0，seg0 comX，或公司comX可编程眨眼一个可配置的频率。软件可调的眨眼频率达到0.5赫兹，1赫兹，2赫兹或4赫兹。能力分配的一些公司（段）、comX（普通）销当不使用标准的通用IOS。17.3、液晶显示功能描述71.3.1、一般说明LCD控制器的框图如下图所示。17.3.2频率发生器频率发生器可以实现各种LCD帧速率从LCD出发输入时钟频率等于rtcclk除以2。有关更多信息LCD时钟源配置请参考9.9节：RTC和液晶时钟。这个时钟源必须在16.384千赫至500 kHz范围内，必须是稳定的获得准确的显示时序和减少直流电压偏移在液晶屏上显示。它可分的值从1到215 x 31。频率发生器由一个预分频器（16位纹波计数器）和一个可编程的时钟分频器（因子16到31）。PS 3:0位在lcd_frq寄存器选择分频器以将lcdclk由2ps 3:0。如果一个更精细的分辨率是必需的，DIV 3:0位在lcd_frq寄存器可以用来进一步划分的时钟由16至31。这样用户可以微调通过线性标度的频率（上下）的计数器的时钟。的频率发生器模块的输出ck_div构成时基为整个液晶显示控制器。该ck_div频率相当于液晶相位频率而不是帧频率（他们只在静态职责情况等）。帧频（区域）是通过把它的活动的数量从ck_div获得常见的终端（或乘以的占空比）。因此，投入之间的关系时钟频率（flcdclk）的频率发生器，其输出的时钟频率fck_div是：帧频率必须选择要在距离约30赫兹到100赫兹 之间的一种折衷的功耗和可接受的刷新率。此外，一个专门的闪烁，闪烁的频率分频器的选择。这个频率的定义是：与blinkf 2:0 = 0,1,2，.，7实现眨眼频率在0.5赫兹，1赫兹的范围内，2或4赫兹。一些典型的帧速率计算的例子示于表59和表60。注：本软件可以减少帧频率通过简单地增加lcd_frq寄存器。17.3.3通用驱动程序常见的信号是由一个共同的驱动程序，这是一个可编程的环形计数器产生（见图57）。COM信号偏置每一个共同的信号（交通）具有相同的波形，但不同阶段。它具有最大振幅下或VSS只在相N一帧周期。在其他阶段，信号幅度1 / 4 1 / 4或3 / 4偏压情况下下（高密度器件）1 / 3 1 / 3或2 / 3偏压情况下下1 / 2 1 / 2偏压的情况下。注：LCD控制器只能产生一种LCD波形（波形消耗更少的功率）。波形如图59所示，图60，图61和图62。1 / 2之间选择，1 / 3和1 / 4偏压模式可以通过编程在lcd_cr1寄存器B2点事情。B2点在lcd_cr1寄存器中+在lcd_cr4 B4位寄存器高密度的设备B2点在lcd_cr1寄存器中密度的设备一个像素被激活时，其对应的常见的线段有最大振幅在相同的阶段。如图57所示，常见的信号即使框架与奇数帧相位倒置以降低EMI（电磁干扰）。第一帧的产生是与众不同的一个接着一个连一个。在1 / 2偏置情况下（B2点设置在介质中的寄存器中，lcd_cr1 +高密度的设备和在培养基+高密度的lcd_cr4寄存器B4位复位设备），中间电压等于1 / 2极低热量饮食是偶数和奇数帧产生的；这个驱动器的输入ck_div是用来产生共同的波形。COM信号占空在培养基+高密度的设备：常见的信号产生取决于lcd_cr1寄存器和寄存器的lcd_cr4 duty8点值班1:0位。五占空比可以选择：静态职责（见图59：液晶显示和终端连接（静态职责）260页）1 / 2责任（见图60：液晶显示和终端连接（12的责任，1 / 2偏置）261页）1 / 3责任（见图61：液晶显示和终端连接（13的责任，1 / 3偏置）262页）1 / 4责任（见图62：液晶显示和终端连接（14的责任，1 / 3偏置）263页）1 / 8责任（见图63：液晶显示和终端连接（18的责任，1 / 4偏置）264页）在中等密度的设备：常见的信号产生取决于lcd_cr1登记义务1:0位。四占空比可以选择：静态职责（见图59：液晶显示和终端连接（静态职责）260页）1 / 2责任（见图60：液晶显示和终端连接（12的责任，1 / 2偏置）261页）1 / 3责任（见图61：液晶显示和终端连接（13的责任，1 / 3偏置）262页）1 / 4责任（见图62：液晶显示和终端连接（14的责任，1 / 3偏置）263页）“n”值对交通行为的影响：通讯（“n”从0中密度的设备3和0中的+ 7高密度器件）是活跃的在相的一个偶数帧。的通讯密码则带动下一期“n”一个奇数帧。然后驱动的交通引脚到VSS交通是无效的在一个阶段不等于n在1 / 4偏置情况下（中+高密度器件），的通讯密码则1 / 4驱动在偶数帧和3 / 4在一个奇怪的框架下下在1 / 3偏置情况下，然后驱动的交通引脚1 / 3在一个框架下2 / 3下，在奇数帧在1 / 2偏置情况下，该通讯密码则总是带动下12（奇数和偶数框架）。当静态职责被选中，段线不复用，这意味着每一段输出对应于一个像素。这样只有28像素的介质密度的设备和高达44像素中+高密度器件可驱动。COM0总是活跃的，只有两个电压电平用于部分和普通线：VLCD和VSS，虽然COM 3:1在中等密度的设备或COM 1 中+高密度的设备不使用，赶到VSS。如果相应的线段取得电压不同于一般线的像素是活动的。它是非活动状态时，两个电压是相同的。在这种情况下，液晶显示器的最大对比度（见图58和图59）。在下图中，像素0像素积极而1是无效的。在每帧中只有一个阶段，这就是为什么区域等于ffck_div。在1 / 4税情况下：如果1 / 4的职责是选择有四个阶段，在一个框架中，COM0是活跃在0期，COM1是活跃在1期，COM2是活跃在阶段2，和COM3活跃在3期。在这种模式下，该段的终端复用和他们每个人控制四像素。一个像素被激活时其对应的段和公共线在同一阶段的活动。停用像素0连接到COM0，seg0需要在相是无效的0当COM0活跃。激活像素27连接到COM1，seg27需要在阶段1期间是活跃的当COM1是积极的（见图62）。从0到27连接COM0激活像素，赛格 0:27 需要在活跃当CM0活跃阶段0。这些规则可以应用于所有其他像素。8到1多路复用器在培养基+和高密度的设备，当COM 0 是积极的，常见的驱动程序块并带动8到1多路复用器，如图55所示：培养基+高密度的LCD控制器框图为了选择RAM寄存器对应位置上的内容COM 0 。当COM 7 是积极的，在8到1多路复用器的输出的内容是RAM的位置相对应的COM 7 。请参阅第17.6.7：液晶显示内存（lcd_ram）276页。4到1多路复用器在中等密度的装置，当COM 0 是积极的，常见的驱动程序块并带动4到1多路复用器，如图56所示：中密度的LCD控制器框图为选择内存寄存器的位置相对应的COM 0 的含量。当COM 4 是积极的，在4到1多路复用器的输出是相应的COM 4 内存位置的内容。请参阅第17.6.7：LCD显示存储器（lcd_ram）276页。1 可在培养基+和高密度的设备。17.3.4段驱动器该段驱动器控制部分根据输入的像素数据来自4到1多路复用器（中密度器件）或从8到1多路复用器（中+高密度器件）驱动在每个阶段的通用驱动程序。在1 / 4税情况下，当COM0活跃，像素信息（有效/无效）相对于像素连接COM0穿过4到1多路复用器。在1 / 8税情况下，当COM0活跃，像素信息（有效/无效）相对于像素连接COM0穿过8到1多路复用器。该段驱动器可以以不同的方式运作：如果像素“N”是积极的COM0是当活性：这段驱动器驱动segn引脚（“n”从0中密度为27设备或从0到43中+高密度设备）到VSS在相0的偶数帧这段驱动器驱动segn引脚VLCD在奇数帧0阶段如果像素“N”是无效的在1 / 4偏置情况下（中+高密度器件）的段驱动器驱动segn引脚偶数帧1 / 2下，在奇数帧的1 / 2下在案例1 / 3偏压段驱动器驱动segn引脚2 / 3下一个更框架。细分驱动器的驱动器的segn引脚1 / 3个框架下。在1 / 2偏压下segn引脚驱动下偶数帧和VSS的奇数帧（见图60：液晶显示和终端连接（12的责任，1 / 2偏压）。该段驱动器还执行液晶引脚复用作为通用I/O。17.3.5 Enabling a s
展开阅读全文