数字电压表课件

单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,单击此处编辑母版标题样式,10电子2 数字电压表,Click to edit Master text styles,Second level,Third level,Fourth level,Fifth level,*,*,Click to edit Master title style,FPGA,课程设计,数字电压表设计,班级：10电子2班,组员：曾舒雅 张晶晶,张东升 张洪杰,徐逸晗 徐海峰,数字电压表基本框图,电,压,A/D转换,（TLC549）,FPGA,按键电路,显示电路,基于,FPGA,的数字系统框图,FPGA,最小系统板,分频设计模块,process(clk)-,产生,begin,process(clk),variable cnt:integer range 0 to 50;,begin,if clkevent and clk=1 then cnt:=cnt+1;,if cnt50 then,if cnt25 then clk1m=0;,else clk1m=1;,end if;,else cnt:=0;,end if;,end if;,end process;,process(clk1m),variable cnt:integer range 0 to 1000;,Begin,if clk1mevent and clk1m=1 then cnt:=cnt+1;,if cnt1000 then,if cnt500 then clk1k=0;,else clk1k=1;,end if;,else cnt:=0;,end if;,end if;,end process;,process(clk1k),variable cnt:integer range 0 to 10;,begin,if clk1kevent and clk1k=1 then cnt:=cnt+1;,if cnt10 then,if cnt5 then clk100=0;,else clk100,cs_tlc549=0;,datain:=datain(6 downto 0),clk_tlc549=1;,current_state,cs_tlc549=0;,clk_tlc549=0;,current_state=st1;,if cnt7 then cnt:=cnt+1;,else cnt:=0;,reg_din=conv_integer(datain)*195;,reg_datain,current_state=st1;,end case;,end if;,end process;,d1:=0000;d2:=0000;d3:=0000;d4:=0000;,current_state1,if reg9999 then reg:=reg-10000;d1:=d1+1;,elsif reg999 then reg:=reg-1000;d2:=d2+1;,elsif reg99 then reg:=reg-100;d3:=d3+1;,elsif reg9 then reg:=reg-10;d4:=d4+1;,else current_state1,reg_dout=d1,current_state1,current_state1,-cs_led=01;,shift=NOT1111;,dout=11111;,current_state2,-cs_led=10;,shift=NOT0111;,dout=0,current_state2,-cs_led=10;,shift=NOT1011;,dout=1,current_state2-cs_led=10;,shift=NOT1101;,dout=1,current_state2-cs_led=10;,shift=NOT1110;,dout=1,current_state2,current_state2dout_leddout_leddout_leddout_leddout_leddout_leddout_leddout_leddout_leddout_leddout_led=reg_datain(7),end case;,end process;,end Behavioral;,