实验2：Multisim抢答器电路仿真

第一级,第二级,第三级,第四级,第五级,*,单击此处编辑母版标题样式,*,第一级,第二级,第三级,第四级,第五级,单击此处编辑母版标题样式,*,*,数字电路与逻辑设计,课程实验,（,2,）,（,1,）掌握数字逻辑实验板等常用仪器的基本原理、功能及其使用方法。,（,2,）了解常用数字集成电路的主要参数及逻辑功能。,（,3,）具有使用仪器查找和排除电路故障的能力。,（,4,）通过实验，进一步掌握数字电路的综合分析与设计方法。,二、实验基本要求,（,5,）熟悉,Multisim,、,EDA,软件的电路设计、仿真、操作流程。,2024/11/15,2,实验一：基于,Multisim10,的简易数字抢答器电路设计、仿真,赖祖亮,小木虫,1,熟悉,EDA,仿真软件,Multisim 10,的基本,操作方法,2,1.,实验目的,3,4,熟悉,MSI,组合逻辑电路和,触发器,的逻辑功能及使用方法,掌握,MSI,组合逻辑器件和时序逻辑器件组成数字小系统的设计和测试方法,学会使用,Multisim 10,设计、仿真和调试数字逻辑电路,2024/11/15,3,2.Multisim10,软件主界面简介,菜单栏,仿真开关,工具栏,元器件栏,仪器仪表栏,电路工作区,状态栏,2024/11/15,4,3.,实验原理,简易数字抢答器实验电路原理框图如下图所示。它由抢答器按键、主持人控制按键、控制电路、编码锁存电路及译码显示电路组成。,抢答按键用以产生抢答有效信号，抢答有效信号送编码锁存电路进行编码和锁存，再经译码电路译码后由,LED,数码管和指示灯显示抢答成功编号和抢答有效提示信息。,简易数字抢答器,原理框图,简易四路数字抢答器实验电路,设计要求,:,1.,抢答器,可,供,4,名选手或,4,个代表队比赛，分别用,4,个按,键开关,J0,J3,表示。,2.,设置一个系统,复位,和抢答,开始,控制,开关,J,，由主持人控制,电路复位或抢答开始,。,3.,抢答器具有锁存与显示功能。选手抢答实行优先锁存，优先抢答选手的编号被锁存，同时,LED,点亮提示抢答成功。,4.,接通电源后，主持人将开关拨到,“,复位,”,状态，抢答器处于禁止状态，,LED,灯灭。主持人将开关拨到,“,开始”,状态，,抢答开始。,5.,当一名选手抢答成功，电路应同时将其他选手的抢答信号屏蔽，使其,处于,无效状态。,6.,抢答器电路由,74,序列数字逻辑器件组成，并使用,Multisim10,进行设计、仿真。,2024/11/15,6,（,1,）基本,RS,触发器,基本,RS,触发器又称为置,0,置,1,触发器，它由两个与非门交叉耦合构成。电路如下图（,a,）所示。,7,（,3,）,D,触发器,74LS74,双,D,触发器引脚排列及逻辑符号,可用作数字信号的寄存、移位寄存、分频和波形发生等。,(1),异步置,0,：当 、时，触发器置,0,，与时钟脉冲 及 输入信号没有关系。,(2),异步置,1,：当 、时，触发器置,1,，与时钟脉冲 及 输入信号没有关系。,74LS74,工作时，不允许,2024/11/15,8,74LS20,双四输入与非门,2024/11/15,9,8,线,-3,线优先编码器,7,段数码显示译码器,四基本,RS,触发器,2024/11/15,10,仿真参考电路,1,如下图所示：,11,仿真参考电路,2,如下图所示：,2024/11/15,12,4.,实验内容与要求,（,1,）,在,Multisim 10,界面中设计出四人抢答器单元电路，其中,基本,RS,触发器用,74LS74D,触发器的异步置位端代替（也可以调用,74LS279,四基本,RS,触发器）。,（,2,）完成抢答器总体设计，并画出总体电路原理框图；,（,3,）使用,Multisim 10,软件，仿真调试整机电路，并记录结果。,（,4,）提高部分：用,74LS148(8,位优先编码器）、,74LS279,（,4,基本,RS,触发器）、,74LS48,（,7,段显示译码器）、数码管和指示灯等设计一个,8,人抢答器，用数码管显示抢答成功编号并有指示灯点亮提示抢答成功。,5.,仪器及器件,（,1,）计算机一台；,（,2,）,Multisim 10,仿真软件一套；,（,3,）根据电路实现方案不同可分别调用,74LS74(74),、,74LS20,、,74LS148,、,74LS279,、,74LS48,及红色指示灯和数码管等器件。,2024/11/15,13,6.,实验报告,（,1,）,写出抢答器各单元电路工作原理；,（,2,）,给出整机原理框图和整机电路分析及调试结果；,（,3,）,结论和体会。,7.,思考题,（,1,）抢答器,控制电路中，基本,RS,触发器的作用是什么？,（,2,）能否,实现抢答器控制电路中的倒计时显示，和报警功能。,2024/11/15,14,