寄存器和移位寄存器-课件

,EXIT,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,时序逻辑电路,EXIT,了解集成移位寄存器的应用。,主要要求：,理解寄存器和移位寄存器的作用和工作原理。,6.4,寄存器和移位寄存器,了解集成移位寄存器的应用。主要要求：理解寄存器和移位寄存器的,下面请看置数演示,一、寄存器,Register，用于存放二进制数码。,4,位 寄 存 器,Q,0,Q,1,Q,2,Q,3,Q,0,Q,1,Q,2,Q,3,FF,0,FF,1,FF,2,FF,3,D,0,CP,C1,C1,C1,1D,1D,1D,R,R,R,R,D,1,D,2,D,3,C1,1D,CR,1D,1D,1D,1D,由,D,触发器,构成，因此能锁存输入数据。,D,0,D,1,D,2,D,3,R,R,R,R,1,CR,CR,为异步清零端，,当,CR,=0 时,，各触发器均被,置 0,。寄存器工作时，,CR,应为高电平。,D,0,D,3,称为,并行数据输入端,，当时钟,CP,上升沿到达时，,D,0,D,3,被并行置入到 4 个触发器中，使,Q,3,Q,2,Q,1,Q,0,=,D,3,D,2,D,1,D,0,。,D,0,D,1,D,2,D,3,D,0,D,1,D,2,D,3,D,0,D,1,D,2,D,3,在,CR,=1 且,CP,上升沿未到达时，各触发器的状态不变，即寄存的数码保持不变。,Q,0,Q,3,是同时输出的，这种输出方式称并行输出。,Q,0,Q,1,Q,2,Q,3,下面请看置数演示一、寄存器Register，用于存放二进制,1 个触发器能存放 1 位二进制数码，因此,N,个触发器可构成,N,位寄存器。,各触发器均为,D,功能且并行使用。,Q,0,Q,1,Q,2,Q,3,Q,0,Q,1,Q,2,Q,3,FF,0,FF,1,FF,2,FF,3,D,0,CP,C1,C1,C1,1D,1D,1D,R,R,R,R,D,1,D,2,D,3,C1,1D,CR,1D,1D,1D,1D,寄存器的结构特点,1 个触发器能存放 1 位二进制数码，因此 N 个触发器,二、移位寄存器,在控制信号作用下，可实现右移也可实现左移。,双向移位,寄 存 器,单向移位,寄 存 器,左 移,寄存器,右 移,寄存器,每输入一个移位脉冲，移位寄存器中的数码依次向右移动 1 位。,每输入一个移位脉冲，移位寄存器中的数码依次向左移动 1 位。,Shift register,用于存放数码和使数码根据需要向左或向右移位。,二、移位寄存器在控制信号作用下，可实现右移也可实现左移。双,右移输入,D,0,D,1,D,3,D,I,D,2,右移输出,Q,1,1D,1D,1D,1D,Q,3,Q,0,Q,2,C1,C1,C1,C1,FF,1,FF,0,FF,2,FF,3,移位脉冲,CP,右 移 位 寄 存 器,由,D,触发器构成。,在,CP,上升沿作用下，,串行输入数据,D,I,逐步被移入,FF,0,中；同时，数据逐步被右移。,D,0,=,D,I,，,D,1,=,Q,0,，,D,2,=,Q,1,，,D,3,=,Q,2,。,D,I,右移输入,D,0,Q,0,右移输出,D,1,D,2,D,3,Q,1,Q,2,Q,3,1D,1D,1D,1D,1.,单向移位寄存器的结构与工作原理,移位寄存器除了能寄存数码外，还能实现,数据的串、并行转换,。,右移输入D0D1D3DID2右移输出Q11D1D1D1DQ3,CR,CR,D,SL,D,SR,CP,CT74LS194,Q,0,Q,1,Q,2,Q,3,M,1,M,0,D,0,D,1,D,2,D,3,2.,集成双向移位寄存器,CT74LS194,Q,3,Q,2,Q,1,Q,0,S,R,S,L,M,1,M,0,D,3,D,2,D,1,D,0,移位脉冲输入端,右移串行数码,输 入 端,并行数码输入端,左移串行数码输入端,工作方式控制端,M,1,M,0,=00 时，保持功能。,M,1,M,0,=01 时，右移功能。,M,1,M,0,=10 时，左移功能。,M,1,M,0,=11 时，并行置数 功能。,并行数据输出端，从高位到低位依次为,Q,3,Q,0,。,异步置 0 端低电平有效,CRCRDSLDSRCPCT74LS194Q0Q1Q2Q3M,计数器型顺序脉冲发生器,三、顺序脉冲发生器,计数器型顺序脉冲发生器一般用按自然态序计数的二进制,计数器,和,译码器,构成。,移位型顺序脉冲发生器,移位型顺序脉冲发生器一般用,移位寄存器,和,译码电路,构成。,产生在每个循环周期内，在时间上按先后顺序排列的脉冲信号。,计数器型顺序脉冲发生器三、顺序脉冲发生器计数器型顺序脉冲发生,用集成计数器74LS163和集成3线-8线译码器74LS138构成的8输出顺序脉冲发生器。,用集成计数器74LS163和集成3线-8线译码器74LS13,本章小结,时序逻辑电路由触发器,和组合逻辑电路,组成,，,其中触发器必不可少。时序逻辑电路的,输出,不仅与输入有关，而且还与电路原来的状态,有关,。时序逻辑电路的工作状态由触发器存,储和表示。,本章小结时序逻辑电路由触发器和组合逻辑电路组成，,时序逻辑电路按时钟控制方式不同分为,同步时序逻辑电路,和,异步时序逻辑电路,。前者所有触发器的时钟输入端,CP,连在一起，在同一个时钟脉冲,CP,作用下，凡具备翻转条件的触发器在同一时刻翻转。后者时钟脉冲,CP,只触发部分触发器，其余触发器由电路内部信号触发，因此，其触发器的翻转不在同一输入时钟脉冲作用下同步进行。,时序逻辑电路按时钟控制方式不同分为同步时序逻辑电路和异步时序,时序逻辑电路分析,的关键是求出状态方程,和状态转换真值表，然后由此分析时序逻,辑电路的功能。,描述时序电路逻辑功能的方法有逻辑图、,状态方程、驱动方程、输出方程、状态转,换真值表、状态转换图和时序图等。,时序逻辑电路分析的关键是求出状态方程描述时序电路逻辑功能的方,计数器,是快速记录输入脉冲个数的部件。按计数进制分有：二进制计数器、十进制计数器和任意进制计数器；按计数增减分有：加法计数器、减法计数器和加/减计数器；按触发器翻转是否同步分有：同步计数器和异步计数器。计数器除了用于计数外，还常用于分频、定时等。,计数器是快速记录输入脉冲个数的部件。按计数进制分有：二进制计,中规模集成计数器功能完善、使用方便灵活。功能表是其正确使用的依据。利用中规模集成计数器可很方便地构成,N,进制,(任意进制),计数器。其主要方法为：,(,1,),用同步,置零端或置数端,获得,N,进制计数器。这时应根据,S,N,-,1,对应的二进制代码写,反馈函数,。,(,2,),用异步,置零端或置数端,获得,N,进制计,数器。这时应根据,S,N,对应的二进制代码写,反馈函数,。,(,3,),当需要扩大计数器容量时，可将,多片集成计数器,进行级联,。,中规模集成计数器功能完善、使用方便灵活。功能表是其正确使用的,寄存器主要用以存放数码。,移位寄存器不但可存放数码，还能对数码进行移位操作,。移位寄存器有单向移位寄存器和双向移位寄存器。集成移位寄存器使用方便、功能全、输入和输出方式灵活，功能表是其正确使用的依据。移位寄存器常用于实现数据的串并行转换，构成环形计数器、扭环计数器和顺序脉冲发生器等。,寄存器主要用以存放数码。移位寄存器不但可存放数码，还能对数码,顺序脉冲指在每个循环周期内，在时间上按一定先后顺序排列的脉冲信号,。,常用之控制某些设备按照事先规定的顺序进行运算或操作。,顺序脉冲指在每个循环周期内，在时间上按一定先后顺序排列的脉冲,