数字电路第四章实用组合逻辑电路的分析与设计

上传人:hao****an 文档编号:252314786 上传时间:2024-11-14 格式:PPT 页数:16 大小:1.15MB
返回 下载 相关 举报
数字电路第四章实用组合逻辑电路的分析与设计_第1页
第1页 / 共16页
数字电路第四章实用组合逻辑电路的分析与设计_第2页
第2页 / 共16页
数字电路第四章实用组合逻辑电路的分析与设计_第3页
第3页 / 共16页
点击查看更多>>
资源描述
,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,单击此处编辑母版标题样式,云南大学软件学院 张艳 2003-8-01,Yan Zhang,School of Software,Yunnan University,第四章 实用组合逻辑电路的分析与设计,线译码器,小容量存储器的地址系统,4-16 线译码器,已有的 RAM 芯片的地址位数为 4 位,要实现 8 位寻址,试用译码器进行扩展。,16,8,RAM,16,8,RAM,16,8,RAM,数 据 总 线,问题:当需要实现 16 位寻址、32 位寻址时,需要多少线的译码器?,矩阵式译码器,大容量存储器的地址系统,1,1,1,1,1,1,1,1,1,1,1,1,2 4 线译码器,2 4 线译码器,第 1 级译码,第 2 级译码,1,1,1,1,串行进位加法器,基本加法器,CO CI,CO CI,CO CI,CO CI,4FA,4FA,运算速度太慢!,并行进位加法器,算术逻辑运算单元(ALU),并行进位加法器采用“超前进位”技术,进位由“进位门”产生,“进位门”是一块组合电路,它可以根据现有的输入计算出各位的进位,并行进位加法器,算术逻辑运算单元(ALU),FA,FA,进位门,FA,进位门,进位门,FA,进 位 门,奇偶检测电路,检查数据传输是否有误,奇偶校验码可以用“异或”门产生,传输通道,奇偶码,0 或 1,电路设计,检验血型匹配问题电路:使用与非门实现,设计一个检验献血者和受血者的血型是否匹配的电路,要求:当献血者的血型与受血者的血型相溶时,指示灯 F 亮;否则不亮。,以 组合 00 表示 O 型,01 表示 A 型,10 表示 B 型,11 表示 AB 型。,00 01 11 10,00,01,11,10,1,1,1,1,1,1,1,1,1,献血者,受血者,电路设计,检验血型匹配问题电路:使用与非门实现,1,1,&,&,&,&,&,电路设计,检验血型匹配问题电路:使用与或非门实现,1,1,1,1,1,1,1,1,1,00 01 11 10,00,01,11,10,1,1,1,1,1,1,1,00 01 11 10,00,01,11,10,1,1,&,&,1,电路设计,4 位桶状移位器,设计一个电路,它可以将 4 位输入 直接从输出端 输出,也可以将输入左移 1 位输出(即 ),或左移 2 位、3 位输出。,提示1:使用数据分配器和数据选择器实现输出,数据选择器,数据分配器,电路设计,4 位桶状移位器,提示2:使用加法器实现移位,数据选择器,数据分配器,2,FA,桶状移位器的应用计算乘法,对于二进制数,,对其左边以 0 补充,,将其左移 1 位,,注意:乘以 时,左边至少补充 个 0。,将其左移 2 位,,计算机计算乘法时,通常将其拆成乘以 的积的和,电路设计,并行数据比较器,试用 2 块 4 位数据比较器和门电路,实现 8 位数据并行比较。,CT54LS85,CT54LS85,1,&,&,1,&,解题关键:对与门、或门的灵活运用,电路设计,RAM 位数的扩展,8 1 RAM 如图所示,试将其扩成 8 8 RAM。,1-2 线译码器,将 8 1 RAM 扩展成 168,
展开阅读全文
相关资源
正为您匹配相似的精品文档
相关搜索

最新文档


当前位置:首页 > 图纸专区 > 课件教案


copyright@ 2023-2025  zhuangpeitu.com 装配图网版权所有   联系电话:18123376007

备案号:ICP2024067431-1 川公网安备51140202000466号


本站为文档C2C交易模式,即用户上传的文档直接被用户下载,本站只是中间服务平台,本站所有文档下载所得的收益归上传人(含作者)所有。装配图网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。若文档所含内容侵犯了您的版权或隐私,请立即通知装配图网,我们立即给予删除!