主存储器接口课件

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,主存储器接口,微型计算机原理与接口技术,主存储器接口,1.1,EPROM与CPU的接口,目前广泛使用的典型,EPROM,芯片有,Intel,公司生产的,2716,、,2732,、,2764,、,27128,、,27256,、,27512,等，其容量分别为,2K8,位至,64K8,位。前两种为,24,脚双列直插式封装，后几种为,28,脚双列直插式封装。现以,Intel 2716,为例对,EPROM,的芯片特性和接口方法进行介绍。,1.,芯片特性,Intel 2716,是一种存储容量为,16Kb,（,2K8,位），存取时间约,450ms,的,EPROM,芯片。它只要求单一的,+5V,电源即可正常工作。其外部引脚排列图和内部结构框图如图所示。,1.1,EPROM与CPU的接口,1.1,EPROM与CPU的接口,Intel 2716,芯片的,16Kb,基本存储电路排列成,128128,的阵列，它们被分成,8,个,16128,的矩阵，每个,16128,的矩阵代表,2KB,中的某一位。从图可知，芯片内部采用双译码方式，,11,条地址线中,7,条用于,X,译码，产生,128,条行选择线；,4,条用于,Y,译码，产生,16,条列选择线。当某个单元被选中时，同时产生,8,位输出数据。,信号线,CE,、,OE,、,VPP,、,VCC,的不同组合决定了,2716,芯片的不同工作方式，表,4,4,列出了该芯片工作方式的选择。,1.1,EPROM与CPU的接口,当输出允许信号,OE,及片选信号,CE,为低电平时，若,VPP,=+5V,，则,2716,芯片处于读出工作状态，此时由地址所选中的存储单元内容被读出，送到数据输出线上；当,CE,为高电平，,VPP,=+5V,时，不管,OE,状态如何，,2716,芯片将处于功率下降状态，这时功耗可由,525mW,下降为,132mW,，降低,75%,，对机器工作十分有利；当,OE,为高，,VPP=+5V,时，不论,CE,状态如何，输出被禁止，呈高阻状态；当,V,PP,=+25V,OE,为高电平，并且编程脉冲输入端,PGM,为,50ms,正脉冲时，出现在,O0,O7,上的数据（由外界加入）将被写入选中的存储单元中；当,VPP=+25V,，,CE,和,OE,均为低电平时，可对被写入信息进行核实，当,CE,为低电平，,OE,为高电平，,VPP=+25V,时，,2716,芯片处于编程禁止状态。,1.1,EPROM与CPU的接口,2.,接口方法,Intel 2716,芯片与,8,位,CPU,的连接方法如下：,1),低位地址线、数据线直接相连。,2),工作电源,VCC,直接与,+5V,电源相连，编程电源通常由开关控制。,3) CE,和,OE,信号分别由,CPU,高位地址总线和控制总线译码后产生，通常采用图所示的,3,种方法。,1.1,EPROM与CPU的接口,1.1,EPROM与CPU的接口,3.,接口举例,（,1,）要求,用,2716 EPROM,芯片为某,8,位微处理器设计一个,16KB,的,ROM,存储器。已知该微处理器地址线为,A0,A15,，数据线为,D0,D7,，“允许访问”控制信号为,M,，读出控制信号为,RD,。画出,EPROM,与,CPU,的连接框图。（,2,）分析,1),每一片,2716,芯片的容量为,2KB,，构造一个,16KB,的,EPROM,存储器共需,8,片,2716,。,2) 2716,芯片需要,A0,A10,共,11,根地址线实现片内寻址，可与地址总线的低,11,位,A0,A10,直接相连。,3) 8,个芯片的片选信号,CE,由,3-8,译码器对地址,A11,A13,译码产生，输出允许信号,OE,和读信号,RD,相连接。这样除了被选中芯片,CE,为低，由,RD,信号控制进行读出外，其他,7,个芯片的,CE,全为高电平，使其工作在“功耗下降”方式。,（,3,）实现,根据分析，可画出,EPROM,与,CPU,的连接图如图所示。当系统中还有,RAM,时，可由,A14,、,A15,实现分组控制、统一编址。,1.1,EPROM与CPU的接口,1.2,SRAM与CPU的接口,常用的,SRAM,芯片有,Intel,公司生产的,2114,、,2128,、,6116,、,6264,等。现以,2114,芯片为例对,SRAM,的芯片特性和接口方法进行介绍。,1.,芯片特性,Intel 2114,是一种存储容量为,1K4,位，存取时间最大为,450ns,的,SRAM,芯片。其外部引脚排列图、引脚名及内部结构图分别如图（,a,）、（,b,）、（,c,）所示。,1.2,SRAM与CPU的接口,1.2,SRAM与CPU的接口,该芯片内部将,4096,个基本存储电路排列成,6464,的矩阵，由,10,根地址线,A0,A9,经双译码后对其进行单元选择。其中，,A3,A8 6,位地址用于行译码，产生,64,根行选择线；,A0,、,A1,、,A2,、,A9 4,根用于列译码，产生,64/4,根列选择线（即,16,根列选择线，每根同时接至,4,位）。从而将,4096,个存储元构成,1KB4,位的存储器。,存储芯片的内部数据通过,I/O,电路以及输入三态门和输出三态门同数据总线相连。由片选信号,CS,和写允许信号,WE,一起控制这些三态门。当,CS,和,WE,均有效（低电平）时，输入三态门打开，数据信息由外部数据总线写入存储器；当,CS,低电平有效，而,WE,无效（高电平）时，输出三态门打开，从存储器读出的数据信息送至外部数据总线。,1.2,SRAM与CPU的接口,2.,接口方法,从连接特性看，,2114,芯片与前面介绍的,EPROM 2716,相比只增加了一个读,/,写控制功能，故其接口方法大同小异。具体如下：,1),存储器的地址线,A0,A9,与地址总线的低,10,位直接相连。,2),数据输入,/,输出线,I/O1,I/O4,与数据总线的连续,4,位相连，如,D3,D0,，,D7,D4,。,3),片选信号,CS,可在访存控制信号控制下由高位地址译码产生。,4),写允许信号,WE,与,CPU,发出的有关读,/,写控制信号直接相连或者由有关控制信号组成。,1.2,SRAM与CPU的接口,3.,接口举例,（,1,）要求,某,8,位微机有地址总线,16,根，双向数据总线,8,根，控制总线中与主存相关的有“允许访存”信号,MREQ,（低电平有效）和读,/,写控制信号,R/W,。试用,SRAM,芯片,2114,为该机设计一个,8KB,的存储器并画出连接框图。,（,2,）分析,1,）,2114,芯片容量为,1K4,位，构造一个,8KB,的存储器共需,16,片,2114,，每两片组成,1KB,，共分,8,组。,2,）,2114,芯片需,10,根地址线实现片内寻址，可令其与地址总线的低,10,位对应相连。,3,）片选信号,CS,可在,MREO,控制下由,74LS138,对高位地址,A10,A12,译码产生，译码器每个输出信号同时选中同一组的两块芯片。,4,）写允许信号,WE,可与读,/,写控制信号,R/W,直接相连。,（,3,）实现根据以上分析，可画出存储器与,CPU,的连接图如图所示。,1.2,SRAM与CPU的接口,1.2,SRAM与CPU的接口,目前常用的其他,SRAM,芯片，如,6116,（,4K8,位）、,6264,（,8K8,位）等，除在读,/,写控制方面读、写及片选分别用,OE,、,WE,和,CE,控制外，工作原理和接口特性与,2114,基本一样。此外，尽管它们容量不同，但在引脚的排列上相互是兼容的，因而大大提高了这些芯片使用的灵活性。,1.3,DRAM与CPU的接口,DRAM,与,SRAM,相比，由于存储原理和芯片结构的区别，使之在与,CPU,接口时有两个特殊问题需要考虑：一是由于,DRAM,芯片中的存储元是靠栅极电容上的电荷存储信息的，时间一长将会引起信息丢失，所以必须定时刷新；二是由于,DRAM,芯片集成度高，存储容量大，使引脚数量不够用，所以地址输入一般采用两路复用锁存方式。正是由于这两个问题，尤其是定时刷新问题，决定了,DRAM,接口比,SRAM,接口要复杂得多。,目前市场上的,DRAM,芯片种类很多，常用的有,Intel,公司生产的,2116,、,2118,、,2164,等。现以,2164,为例对,DRAM,的芯片特性和接口方法进行介绍。,1.,芯片特性,Intel 2164,是一种存储容量为,64KB1,位、最大存取时间为,200ns,、刷新时间间隔为,2ms,的,DRAM,芯片。其引脚排列图、引脚名和内部结构图分别如图（,a,）、（,b,）、（,c,）所示。,1.3,DRAM与CPU的接口,1.3,DRAM与CPU的接口,2.Intel 2164,芯片的结构特征,1,）芯片存储容量为,64KB1,位，用于片内寻址的,16,位地址,A0,A15,通过,8,根地址线分时锁存到芯片内的地址锁存器。首先在行选通信号,RAS,有效时输入,16,位地址的低,8,位作为行地址，然后在,RAS,保持低时启动列选通信号,CAS,有效，再输入,16,位地址的高,8,位作为列地址。,2,）芯片内的,65536,个存储元排列为,4,个,128128,的阵列。由行、列地址的最高位来选择,4,个阵列之一。,3,）四选一的门控信号和数据输出允许信号均被列选通信号,CAS,控制。在刷新周期,RAS,为低电平时有效，而,CAS,为高电平时无效，使数据输出端呈高阻状态，且“四选一”的情况不能发生。从而由行地址的低,7,位控制对芯片的,4128,个存储元刷新，即,4,个阵列的同一行同时刷新。,4,）刷新一遍芯片内的所有存储元共,128,个刷新周期。,谢谢观看！,微型计算机原理与接口技术,