(精品)计算机组成原理第六章_CPU的结构和功能

,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,中央处理器,第六章,CPU,的结构和功能,学时：,4,学时,重点：掌握,CPU,的基本结构和基本功能,CPU,的功能和组成,指令周期,时序产生器和控制方式,主要内容,什么是,CPU,？,所谓中央处理器是控制,计算机来自动完成取出指令和执行指令任务的部件。它是计算机的核心部件，通常简称为,CPU,。,CPU,的功能和组成,CPU,的功能,指令控制：就是保证机器按规定的顺 序执行程序,操作控制：,CPU,管理并产生由内存取出的每条指令的操作信号，并把各种操作信号送往相应的部件，从而控制这些部件按指令的要求进行动作。,时间控制：对各种操作实施时间上的控制，称为时间控制。,数据加工：所谓数据加工，就是对数据进行算术运算和逻辑运算处理。完成数据的加工处理，这是,CPU,的根本的任务。,CPU,的功能和组成,（,2,）,CPU,的基本组成,中央处理器由两个主要部分,控制器和运算器组成。,CPU,的功能和组成,控制器,由程序计数器、指令寄存器、指令译码 器、时序产生器和操作控制器组成，它是发布命令的,“,决策机构,”,，即完成协调和指挥整个计算机系统的操作。控制器的主要功能有：,从内存中取出一条指令，并指出下一条指令在内存中的位置。,对指令进行译码或测试，并产生相应的控制信号。,指挥并控制,CPU,，内存和,I/O,之间的数据流动的方向。,CPU,的功能和组成,运算器,由算术逻辑单位（,ALU,）、累加寄存器、数据缓冲寄存器和状态条件寄存器组成，它是 数据加工处理部件。相对控制器而言，运算器接受控制器的命令而进行动作，即运算器所进行的全部操作都是由控制器发出的控制信号来指挥的，所以它是执行部件。运算器的主要功能：,执行所有的算术运算。,执行所有的逻辑运算。,CPU,的功能和组成,CPU,的功能和组成,算术逻辑单元,状态条件寄存器,程序记数器,PC,地址寄存器,AR,地址总线,ABUS,数据总线,DBUS,累加器,AC,缓冲寄存器,DR,存储器,I/O,CPU,ALU,指令寄存器,IR,指令译码器,操作控制器,时序产生器,时钟,状态反馈,取指控制,执行控制,c,c,c,c,c,CPU,的主要寄存器,CPU,的功能和组成,累加寄存器,AC,累加寄存器,AC,通常简称为累加器，它的功能是：当运算器的算术逻辑单元（,ALU,）执行全部算术和逻辑运算时，为,ALU,提供一个工作区。累加寄存器是暂时存放,ALU,运算的结果信息。显然，运算器中至少要有一个累加寄存器。,状态条件寄存器,PSW,状态条件寄存器保存由算术指令和逻辑指令运行或测试的结果建立的各种条件码内容，同时状态条件寄存器还保存中断和系统工作状态等信息，以便使,CPU,和系统能及时了解机器运行状态和程序运行状态。因此，状态条件寄存器是一个由各种状态条件标志拼凑而成的寄存器。,CPU,的功能和组成,程序计数器,PC,程序计数器中存放的是下一条指令在内存中的地址。,指令寄存器,IR,指令寄存器用来保存当前正在执行的一条指令。,CPU,的功能和组成,地址寄存器,AR,地址寄存器用来保存当前,CPU,所访问的内存单元的地址。由于在内存和,CPU,之间存在着操作速度上的差别，所以必须使用地址寄存器来保持地址信息，直到内存的读,/,写操作完成为止。,缓冲寄存器,DR,缓冲寄存器用来暂时存放由内存储器读出的一条指令或一个数据字；反之，当向内存存入一条指令或一个数据字时，也暂时将它们存放在缓冲寄存器中。,操作控制器和时序产生器,数据通路：通常把许多寄存器之间传送信息的通路，称为,“,数据通路,”,。,操作控制器：根据指令操作码和时序信号，产生各种操作信号，以便正确建立数据通路，从而完成取指令和执行指令的操作。,时序产生器：因为计算机高速地进行工作，每一个动作的时间是非常严格的，不能有任何差错。时序产生器的作用，就是对各种操作实施时间上的控制。,CPU,的功能和组成,程序的执行过程：,指令周期,冯,.,诺依曼,结构的计算机执行程序的顺序：,1.,正确从程序首地址开始,.,2.,正确分步执行每一条指令，并形成下条待执行指令的地址,.,3.,正确并自动地连续执行指令，直到程序的最后一条指令,.,读取指令,指令地址送入主存地址寄存器,读主存，读出内容送入指定的寄存器,分析指令,按指令规定内容执行指令,不同指令的操作步骤数,和具体操作内容差异很大,检查有无中断请求,若无，则转入下一条指令的执行过程,指令周期,形成下一条指令地址,指令的执行过程,指令周期的基本概念,指令周期,指令周期：,CPU,每取出并执行一条指令，都要完成一系列的操作，这一系列操作所需用的时间通常叫做一个,指令周期,。,机器周期：指令周期常常用若干个,CPU,周期数来表示，,CPU,周期也称为,机器周期,。,时钟周期：由于,CPU,内部的操作速度较快，而,CPU,访问一次内存所花的时间较长，因此通常用内存中读取一个指令字的最短时间来规定,CPU,周期。而一个,CPU,周期时间又包含有若干个,时钟周期,（通常称为,节拍脉冲或,T,周期,，它是处理操作的最基本单位）。这些时钟周期的总和则规定了一个,CPU,周期的时间宽度,。,指令周期,指令周期,T,周期,CPU,周期,CPU,周期,T,1,T,2,T,3,T,4,（取指令）,（执行指令）,指令周期,指令周期,取指周期,指令周期,间址周期,指令周期,执行周期,许多类型,主要是涉及到处理器内部的寄存器,可能的操作有,数据传输,ALU,控制指令的处理,指令周期,中断周期,指令周期,下面以一个简单的程序来具体认识每一条指令的指令周期和执行过程。,指令周期,内存地址,内存内容,助记符,所完成的操作,020,250 000,CLA,将累加器的内容请零,021,030 030,ADD 30,（,A,）,+,（,30,）,A,022,021 040,STA 40,（,A,）,（,40,）,023,000 000,NOP,024,140 021,JMP 21,21PC,030,000 006,031,040,存和数单元,CLA,指令的指令周期,指令周期,非访内指令需要两个,CPU,周期。,在第一个,CPU,周期，即取指令阶段，,CPU,完成三件事：（,1,）从内存取出指令；（,2,）对程序计数器,PC,加,1,，以便为取下一条指令做好准备；（,3,）对指令操作码进行译码或测试，以便确定进行什么操作。在第二个,CPU,周期，即执行指令阶段，将累加器,A,的内容清零。,一个,CPU,周期,一个,CPU,周期,取指令阶段,执行指令阶段,开始,取指令,PC+1,对指令,译码,执行,指令,取下条指令,PC+1,指令周期,算术逻辑单元,状态条件寄存器,程序记数器,PC,地址寄存器,AR,地址总线,ABUS,数据总线,DBUS,累加器,AC,缓冲寄存器,DR,CPU,ALU,指令寄存器,IR,指令译码器,操作控制器,时序产生器,时钟,状态反馈,取指控制,执行控制,c,c,c,c,+1,000 020,20,21,22,23,24,30,31,40,CLA,ADD 30,STA 40,NOP,JMP 21,000 006,000 020,CLA,CLA,000 021,指令周期,算术逻辑单元,状态条件寄存器,程序记数器,PC,地址寄存器,AR,地址总线,ABUS,数据总线,DBUS,累加器,AC,缓冲寄存器,DR,CPU,ALU,指令寄存器,IR,指令译码器,操作控制器,时序产生器,时钟,状态反馈,取指控制,执行控制,c,c,c,c,+1,20,21,22,23,24,30,31,40,CLA,ADD 30,STA 40,NOP,JMP 21,000 006,000 020,CLA,CLA,000 021,ADD,指令的指令周期,指令周期,ADD,指令的指令周期由三个,CPU,周期组成。,第一个,CPU,周期为取指令阶段。,第二个,CPU,周期中将操作数的地址送往地址寄存器并完成地址译码。,在第三个,CPU,周期中从内存取出操作数并执行相加的操作。,指令周期,一个,CPU,周期,一个,CPU,周期,取指令阶段,执行指令阶段,开始,取指令,PC+1,对指令,译码,送操作数,地址,取下条指令,PC+1,取出操作数,执行加,操作,一个,CPU,周期,指令周期,算术逻辑单元,状态条件寄存器,程序记数器,PC,地址寄存器,AR,地址总线,ABUS,数据总线,DBUS,累加器,AC,缓冲寄存器,DR,CPU,ALU,指令寄存器,IR,指令译码器,操作控制器,时序产生器,时钟,状态反馈,取指控制,执行控制,c,c,c,c,+1,20,21,22,23,24,30,31,40,CLA,ADD 30,STA 40,NOP,JMP 21,000 006,000 021,ADD,ADD 30,000 021,000 022,000 030,000 006,0+6=6,000 006,STA,指令的指令周期,指令周期,STA,指令的指令周期由四个,CPU,周期组成。其中第一个,CPU,周期仍然是取指令阶段，其过程和,CLA,指令、,ADD,指令完全一样，不同的是此阶段中程序计数器加,1,后变为,023,，因而为取第四条指令做好了准备。我们假定，第一个,CPU,周期后结束，,“,STA 40,”,指令已放入指令寄存器并完成译码测试。,指令周期,算术逻辑单元,状态条件寄存器,程序记数器,PC,地址寄存器,AR,地址总线,ABUS,数据总线,DBUS,累加器,AC,缓冲寄存器,DR,CPU,ALU,指令寄存器,IR,指令译码器,操作控制器,时序产生器,时钟,状态反馈,取指控制,执行控制,c,c,c,c,+1,20,21,22,23,24,30,40,CLA,ADD 30,STA 40,NOP,JMP 21,000 006,000 022,STA,STA 40,000 022,000 023,000 040,000 006,000 006,000 006,NOP,指令和,JMP,指令的指令周期,指令周期,NOP,指令是一条空指令，包含两个,CPU,周期，第一个周期取指令，第二个周期执行指令，因是空指令，所以操作控制器不发出任何控制信号。,JMP,指令由两个,CPU,周期组成，第一个周期是取指令周期，同其他指令。第二个周期为执行阶段，,CPU,把指令寄存器中的地址码部分,21,送到程序计数器，从而用新内容,21,代替,PC,原先的内容,25,，这样，下一条指令将不从,25,单元中读出，而从,21,电源开始读出并执行，从而改变了程序原先的执行顺序。,指令周期,算术逻辑单元,状态条件寄存器,程序记数器,PC,地址寄存器,AR,地址总线,ABUS,数据总线,DBUS,累加器,AC,缓冲寄存器,DR,ALU,指令寄存器,IR,指令译码器,操作控制器,时序产生器,时钟,状态反馈,取指控制,执行控制,c,c,c,c,+1,20,21,22,23,24,30,40,CLA,ADD 30,STA 40,NOP,JMP 21,000 006,000 024,JMP 21,JMP 21,000 024,000 021,000 006,000 006,000 025,000 021,用方框图语言表示指令周期,在进行计算机设计时，可以采用方框图语言来表示一条指令的指令周期。,一个方框代表一个,CPU,周期，方框中的内容表示数据通路的操作或某种控制。,一个菱形符号代表某种判别或测试，不过时间它依附于它前面一个方框的,CPU,周期，而不单独占用一个,CPU,周期。,符号,“,”,代表一个公操作。,指令周期,指令周期,PCAR ABUS,DBUS DR IR,PC+1,译码或测试,0 AC,IR AR,IR AR,IR PC,PCAR,AR ABUS,DBUS DR,RDALU,ALUAC,AR ABUS,ACDR,DR,DBUS,CLA,ADD,STA,JMP,NOP,小结：,各类信息的传送