组合逻辑电路仿真

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,*,Multisim,电路仿真,快速入门,之数字电子技术,实验,1,：,逻辑转换仪的使用,例：创建数字电路（,TTL74,系列门电路），将输入输出端连接到逻辑转换仪。,逻辑函数的化简及转换,由逻辑图得到真值表,逻辑函数的化简及转换,由真值表得到最小项表达式,逻辑函数的化简及转换,由真值表得到最简表达式,逻辑函数的化简及转换,得到与非形式的逻辑图,组合逻辑电路的分析,举例：创建逻辑电路，逻辑转换仪,XLC1,接入。,组合逻辑电路的分析,分析真值表和最简表达式,组合逻辑电路的分析,同理，将,Y2,接入,XLC1,结合,Y1,、,Y2,的表达式及真值表，可知该电路为一位全加器电路。,Y1,为全加器的和，,Y2,为全加器产生的进位。,2,、画出图示电路，仿真列出电路真值表，判断电路的逻辑功能,实验,2,组合逻辑电路的设计,1,、半加器的电路仿真,组合逻辑电路的设计,根据给定设计要求，设计出逻辑电路，目标是以最少的元器件构建满足功能要求的逻辑电路,传统设计（人工设计）步骤：,（,1,）分析题意，将文字叙述抽象为逻辑描述，定义输入输出逻辑变量,（,2,）根据逻辑功能要求列出真值表,（,3,）由真值表写出逻辑关系表达式，并化简为最简逻辑表达式,（,4,）按最简逻辑表达式构建逻辑电路,基于,Multisim,设计组合逻辑电路过程大大简化，但思路与人工设计基本相同,组合逻辑电路的设计,例：设计一汽车告警系统，在以下情况下产生告警信号：启动开关启动而车门未关；启动开关启动而安全带未系好；启动开关启动而车门未关、安全带也未系好。,设计：,（,1,）定义输入输出逻辑变量，文字叙述抽象为逻辑描述,输入变量,3,个：,启动开关（启动,/,未启动）、车门（关,/,未关）、安全带（系好,/,未系好）,输出变量,1,个：告警信号（产生,/,未产生）,用,A,、,B,、,C,、,F,表示这些变量，逻辑描述为：,组合逻辑电路的设计,A=1/0,，启动开关,=,启动,/,未启动,B=1/0,，车门,=,关,/,未关,C=1/0,，安全带,=,系好,/,未系好,F=1/0,，告警信号,=,产生,/,未产生,（,2,）根据逻辑功能要求列出真值表：,序号,A B C,F,1,000,0,2,001,0,3,010,0,4,011,0,5,100,1,6,101,1,7,110,1,8,111,0,组合逻辑电路的分析与设计,（,3,）由真值表写出逻辑关系表达式，并化简为最简逻辑表达式,调用逻辑转换仪，输入真值表，再得到最简表达式,组合逻辑电路的设计,（,4,）按最简逻辑表达式构建逻辑电路,实验,3,常用组合电路性能测试与仿真分析,1,、“一位全加器,74LS183”,性能测试,输入输出端子不多，采用开关提供输入信号，指示灯观察输出结果,注：D是SOP封装的，N是DIP封装,常用组合电路性能测试与仿真分析,“一位全加器,74LS183”,性能测试,A1=B1=CN1=0,S1=0,1CN1=0,A1=1,B1=CN1=0,S1=1,1CN1=0,常用组合电路性能测试与仿真分析,依此类推，使,ABC,三个键按,000,、,001,、,010,111,组合，运行，观测输出结果，列写测试结果。,输入,输出,A1,B1,CN1,S1,1CN1,0,0,0,0,0,1,0,0,1,0,0,1,0,1,0,1,1,0,0,1,0,0,1,1,0,1,0,1,0,1,0,1,1,0,1,1,1,1,1,1,常用组合电路性能测试与仿真分析,输入端,A,1,、,B,1,，前级进位端,CN,1,本位和,S,1,、进位端,1CN,1,借助逻辑分析仪可构建真值表，转换为表达式，得到本位和,S,1,、进位端,1CN,1,的表达式,测试说明：,待测试芯片输入输出引脚多时，输入信号可用字信号发生器，输出信号用逻辑分析仪或,LED,常用组合电路性能测试与仿真分析,全加器仿真分析,两个或两个以上切换至上触点（输入,1,），指示灯,X1,亮。具有三人表决器的功能。,2,、字信号发生器（,Word Generator,）,用于产生数字信号（最多,32,位），作为数字信号源,字信号编辑区,高,16,位,低,16,位,数据,准备端,触发端,字信号编辑区：按顺序显示待输出的数字信号，可直接编辑修改,Controls,选择区域：数字信号输出控制,Cycle,：从起始地址开始循环输出，数量由,Settings,对话框设定,Burst,：输出从起始地址开始至终了地址的全部数字信号,Step,：单步输出数字信号,Set,按钮：设置数字信号类型和数量,Display,选择：十六进制、十进制、二进制、,ASCII,码,Trigger,选择：内触发、外触发、上升沿、下降沿,Frequency,：输出数字信号的频率,字信号发生器（,Word Generator,）,字信号发生器（,Word Generator,）,Set,：设置数字信号类型和数量,Pre-set Patterns:,不改变字信号编辑区的数字信号,载入数字信号文件*,.dp,存储数字信号,将字信号编辑区的数字信号清零,数字信号从初始地址至终了地址输出,数字信号从终了地址至初始地址输出,数字信号按右移方式输出,数字信号按左移方式输出,数字信号的数量,Initial Pattern:,设置数字信号初始值，只在,Shift Right,、,Shift Left,选项起作用。,2,、译码器的仿真分析,译码器是编码器的反操作，将二进制代码译成高低电平信号，包括二进制译码器、二,-十进制译码器、显示译码器。,以二进制译码器74LS138（3线-8线译码器）为例。,相关虚拟仪器：,逻辑分析仪（,Logic Analyzer,）,用于同步记录和显示,16,位数字信号，可用于对数字信号的高速采集和时序分析,接输入信号,触发控制端时钟控制端接外部时钟,操作界面：,左侧,16,个小圆圈代表,16,个输入端，若接有被测信号，则出现黑圆点,左侧第,1,区,:,Stop:,停止仿真,Reset,：复位并清除显示波形,Reverse,：改变屏幕背景颜色,左侧第,2,区,:,T1,、,T2,：读数指针,1,和,2,离开扫描线零点的时间,T2-T1,：两读数指针之间的时间差,Clock/Div:,显示屏上每个水平刻度现实的时钟脉冲数,Set,按钮,:,设置时钟脉冲,逻辑分析仪（Logic Analyzer）,逻辑分析仪（,Logic Analyzer,）,单击,Set,，弹出,Clock setup,Clock Source,：选择外,/,内时钟,Clock Rate,：时钟频率,Sampling Setting,：取样方式,Pre-trigger Samples,：前沿触发取样数,Post-trigger Samples,：后沿触发取样数,Threshold Volt.,：阈值电压,逻辑分析仪（,Logic Analyzer,）,Trigger,区：设置触发方式，单击,Set,按钮,Trigger Clock Edge,：触发方式,Positive,上升沿、,Negative,下降沿、,Both,升降沿触发,Trigger Qualifier,：触发限定字（,0,、,1,、,x(0,、,1,皆可,),）,Trigger Patterns,：触发样本，可设置样本,A,、,B,、,C,Trigger Combinations,：选择组合的触发样本,3,、编码器的仿真分析,编码器的仿真分析：,优先编码器,74LS148,编码器,74LS148,输出为反码，在其输出端加反相器变成原码输出，输出代码用,LED,数码管显示。,实验,4,数据选择器的仿真分析,实验内容：用,8,选一的数据选择器设计一个表决电路,电路功能：,电路有,3,个输入变量,A,、,B,、,C,和一个控制变量,M,。,M=0,，电路实现“意见一致”功能（,ABC,全部同意时，表决通过，否则表决不通过）；,M=1,，实现“多数表决”功能。（,ABC,中多数同意，则表决通过。,设计要求：,用开关产生,M,信号。用字信号发生器产生地址，用指示灯指示表决结果，并用逻辑分析仪观察所有输入输出信号。,作业：用译码器设计一位全加器,基本要求：,1,、自动生成译码器的地址输入,2,、用相应的显示器件指示出和及进位的状态。,扩展要求：显示加数、被加数、来自低位的进位的状态。,实验,5,组合逻辑电路的综合练习,1,、设计一个余,3,码转换成,8421,码的电路,要求：能够显示输入代码和输出代码,2,、用双四选一数据选择器实现全加器,要求：能够显示输入位和输出为的变化,3,、设计一位余,8421,码的求和电路,要求：能够显示输入代码和输出代码,实验,6,触发器电路仿真分析,触发器：具有记忆功能的存储器件，是构建时序逻辑电路的最基本单元。,触发器（,trigger）是个特殊的存储过程，它的执行不是由程序调用，也不是手工启动，而是由事件来触发,种类：RS触发器、D触发器、JK触发器、T触发器,1.基本触发器,由两个与非门交叉耦合构成。,电路如图,7.,6,触发器电路仿真分析,D触发器：时钟类触发器。,功能：置位、复位。,在时钟信号作用下，输入端D的状态（1或0），使输出端置位或复位。,D触发器逻辑符号,D触发器功能表,D,Qn,Qn+1,0,0,0,0,1,0,1,0,1,1,1,1,D触发器逻辑符号,7.,6,触发器电路仿真分析,D触发器仿真,信号源：,7.,6,触发器电路仿真分析,JK触发器,时钟类触发器,功能：保持、置0、置1、翻转。,在时钟信号作用下，输入端,J、K的状态（1或0），使输出端保持、置位、复位、翻转。,功能表,逻辑符号,J,K,Qn+1,0,0,Qn,0,1,0,1,0,1,1,1,(Qn),7.,6,触发器电路仿真分析,JK触发器仿真,7.,6,触发器电路仿真分析,触发器是构建时序逻辑电路的基本组成部分,触发器种类多，但常用只有,D触发器、JK触发器,用触发器构成的时序电路分析,构建电路,时钟源,分段线性源,逻辑分析仪,7.,7,时序电路设计与仿真分析,时序逻辑电路由,组合逻辑电路,和,存储电路（触发器）,组成，并在,时钟信号,控制下工作。,常用时序电路有：,寄存器,、,移位寄存器,、,计数器,、,顺序脉冲发生器,、,序列信号发生器,。,7.7.1 十进制加减计数器74LS192,带预置输入的十进制加减可逆计数器,【设计】用74LS192设计一个二十五进制减计数器。,7.,7,时序电路设计与仿真分析,7.7.2 双向移位寄存器74LS194,4位双向通用移位寄存器器,【设计】用74LS194设计一个流水灯电路。,7.,7,时序电路设计与仿真分析,7.7.3 序列信号发生器电路设计,序列信号：串行数字信号,序列信号发生器：能产生序列信号的电路,构成方法：触发器+门电路；计数器+数据选择器,【设计】用计数器74LS161和数据选择器74LS151设计一个8位序列信号（11101000）发生器。,7.8 555定时器设计与仿真分析,RST 复位，低电平有效,DIS 放电输出，集电极开路,THR 高触发输入端,TRI 低,触发输入端,CON 电压控制输入端,OUT 输出端,7.8 555定时器设计与仿真分析,555定时器构建施密特触发器（施密特反相器）,直流偏置电压设为2.5V,7.8 555定时器设计与仿真分析,555定时器构建单稳态触发器,7.,9,模-数和数-模转换器的仿真分析,ADC和DAC已经成为计算机系统不可缺少的接口电路。,7.9.1 ADC构成及仿真分析,ADC：,将模拟信号转为一组相应二进制数码,。,ADC种类很多：,直接型,间接型,【例】8位ADC仿真,Place/Mixed/ADC_DAC/ADC,7.,9,模-数和数-模转换器的仿真分析,选取8位ADC,7.,9,模-数和数-模转换器的仿真分析,引脚介绍：,Vin 输入模拟电压,Vref+参考电,压+，与