计算机组成与体系结构第6章计算机的控制器部

安阳工学院,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,第,6,章,计算机的控制器部件,本章主要内容,控制器的功能组成与指令执行步骤,微程序控制器部件,组合逻辑控制器部件,2,控制器的功能与组成,1.,控制器的功能,:,控制执行指令,控制各部件协调运行，即为各部件提供控制信号。,2.,控制器的组成：,程序计数器 指令寄存器,指令步骤标记线路 提供控制信号的部件,分类,：,微程序的控制器,硬布线的控制器,3,控制器的功能,计算机的功能是执行程序,程序是依次排列起来的指令代码,控制器的功能就在于,:,正确地分步完成每一条指令规定的功能,正确且自动地连续执行指令,;,再进一步说，就是向计算机,各功能部件,提供 协调运行,每一个步骤所需要的,控制信号,。,4,控制器的组成,程序计数器,PC,：,存放指令地址，有,+1,或接收新值功能。,指令寄存器,IR,：,存放指令内容：操作码与操作数地址。,主脉冲源与启停控制线路，按需要给出主脉冲信号。,指令执行步骤标记线路：,指明每条指令的执行步骤。,控制信号记忆或产生线路,：,给出计算机各功能部件部件协同运行所需要的控制信号。,运算器部件,主存储器部件,总线及输入,/,输出接口,(,输入,/,输出设备,),控制器部件,各部件包括,也包括,设计中的难点，在于解决对运算器、控制器的控制,5,控制器的组成,6,控制信号提供方法,生成法,将操作码和微操作序号作为输入，写出控制信号和下一微操作序号的逻辑表达式，然后，用相应的逻辑器件实现。,组合逻辑控制器，也称硬布线控制器,查表法,将每一操作码的每个微操作对应的全部控制信号和下一操作步骤事先存储在控制存储器中，需要的时候从控存中读出。,微程序控制器,7,时序控制,信号,形成部件,译码,IR,PC,输出,设备,输入,设备,主,存,运算器,部件,时序,启停,地址寄存器械,数据总线,地址总线,控制总线,.,控制条件,控制器信号,主振,组合逻辑,方案的,控制器,8,控制,存储器,映射,IR,PC,输出,设备,输入,设备,主,存,运算器,部件,下地址,启停,地址寄存器械,数据总线,地址总线,控制总线,.,控制条件,微指令寄存器,主振,微程序,方案的,控制器,9,微程序控制器基本原理,10,微程序控制器指令执行流程,读当前指令到,IR,，且,PC=PC+1,；,根据指令的操作码，得到该指令的微程序入口地址；,读取该指令的微指令，并送到相应的计算机部件，完成微操作，同时，得到下一微指令的地址；,重复上一步，直到本条指令执行完毕；,判中断标志，如有，则进行中断处理；,转取指令，执行下一条指令,11,微程序控制器的运行原理,每条指令一个执行步骤用到的全体控制信号组成一微指令,每条指令可以包括一到多个微操作,用多条微指令解释每条指令的整个执行过程,全部微指令的集合叫做微程序,执行一条微指令所用的时间被称为一个微周期。,微指令的格式和内容：,下地址字段 控制命令字段,12,微程序控制器组成,clock,13,微程序控制器设计,定序器,根据指令操作码、指令当前步骤以及条件码，确定下一步骤的微程序地址,微指令,给出当前指令的当前步骤要完成指令规定的功能，各功能部件所需要的控制信号。对控制器本身而言，则是要给出下一步骤的微程序地址。,水平,垂直,14,下地址,顺序执行下一条微指令,无条件转移到某条微指令,根据微指令的某一状态结果，选择顺序执行或转向某一地址,微子程序调用，要使用到微堆栈,多路转移,根据指令操作码，转移到指令的入口地址,15,定序器组成,16,微指令设计,微指令字长,缩短控制存储器的字长,微程序的长度,控制存储器的容量,提高性能,提高整个计算机指令执行性能,17,微指令设计,直接控制法,直接给出各部件需要的控制信号（,0,或,1,）,字段直接编译法,将某些互斥信号进行编码，由译码器给出这些信号，可缩短微指令字长,垂直型微指令,采用对微操作码译码的方式给出控制信号，可进一步缩短微指令字长,18,微程序控制器特点,采用,ROM,存储控制信号的方式，可扩展性好,兼容性实现比较容易,容易实现复杂的指令系统,性能比较低,并行性不好,主要用在,CISC,中,19,组合逻辑控制器,采用逻辑电路直接提供全部控制信号,输入,操作码,指令状态字,指令步骤编码（节拍）,外部信号（,Reset,等）,输出,全部控制信号,主要解决的问题,节拍转换,控制信号生成,20,节拍发生器,控制每条指令的执行步骤,用触发器实现,有限状态自动机,用触发器状态表示当前执行步骤,状态自动机自动转入下一状态,21,节拍发生器设计举例,我们假定某机器的指令系统有两条指令,A,和,B,，其中,A,指令需要,4,个步骤完成，而,B,指令只需要,3,个步骤。为此，节拍发生器需要有,2,个触发器，用它形成的,4,个状态来标记不同的步骤。如给,A,指令分配的节拍状态是,00011011,，,B,指令分配的节拍状态为,001011,。,T,0,T,1,A,B,T,0,T,1,0,0,1,0,0,1,0,0,0,1,1,0,0,1,1,0,1,0,1,0,1,0,1,1,1,0,0,1,1,1,1,1,1,0,0,0,1,1,0,1,0,0,T0=/T0*/T1*/A*B+/T0*T1*A*/B+T0*/T1,T1=/T0*/T1*A*/B+T0*/T1,22,控制信号生成,直接利用逻辑电路生成控制信号,大规模集成电路,现场可编程器件,输入,节拍状态,条件码,指令操作码,输出,控制信号,23,组合逻辑控制器特点,直接用逻辑电路实现，用节拍标记指令步骤，性能良好,可扩展性差，兼容性不好,适合实现比较精简的指令系统,较容易实现并行,常用于实现,RISC,24,指令的执行过程,冯,.,诺依曼 结构的计算机,即存储程序的计算机，设置内存，存放程序和数据，在程序运行之前存入。,执行程序：正确从程序首地址开始；,正确分步执行每一条指令，,并形成下条待执行指令的地址；,正确并自动地连续执行指令，,直到程序的最后一条指令。,25,每条指令的执行步骤,读取指令,指令地址送入主存地址寄存器,读主存，读出内容送入指定的寄存器,分析指令,按指令规定内容执行指令,不同指令的操作步骤数，,和具体操作内容差异很大,检查有无中断请求,若有，则响应中断并转中断处理,若无，则转入下一条指令的执行过程,形成下一条指令地址,R_R,类型指令,读写内存类型指令,输入输出类型指令,其他类型指令,可能执行 一次或多次,是一次读,内存操作,公共操作,公共操作,是每一条指令的特定操作,26,典型指令的执行过程举例,2000 0001 ADD r0,r1 ;,加法指令,2001 0790 MVRR r9,r0 ;,传送指令,2002 E709 STRA 2007,r9 ;,写内存指令,这是一条双字指令,2007 ;,第二个字中的,807,是直接地址,2004 8280 IN 80 ;,读串行口数据到,R0,低,8,位,2005 44FA JRC 2000 ;,若,C,为,1,转移到,2000,否则顺序执行,2006 8F00 RET ;,子程序返回指令,其他一些指令与这里的几条指令有相当多的共同特性，属于,同一组的指令的执行步骤非常类似。,27,读取指令,AR,PC,（注）,读主,存，,IR,读出内容,PC,PC+1,执行指令,ALU,R0,ALU,R1,执行,+,R0,ALU,，,记忆结果特征,结束，判中断,加法指令,ADD R0,，,R1,形成下条指令地址,28,MVRR R9，R0,读取指令,AR,PC,（注）,读主,存，,IR,读出内容,PC,PC+1,执行指令,ALU,0,ALU,R0,执行,+,R9,ALU,结束，判中断,形成下条指令地址,29,STRA 2007，R9,读取指令,AR,PC,读主存，,IR,读出内容,PC,PC+1,执行指令,AR,PC,，,PC,PC+1,读主存，,AR,读出内容,ALU,0,ALU,R9,，,+,写主存,总线,ALU,，,结束，判中断,（地址,2007,存在指令的第二个字中）,形成下条指令地址,30,输入指令,IN 80,形成下条指令地址,读取指令,AR,PC,（注,）,读主,存，,IR,读出内容,PC,PC+1,执行指令,AR,I/O,Port,读外设，,ALU,读出数据,ALU,0,执行,+,R0,ALU,结束，判中断,形成下条指令地址,31,相对转移指令,JRC 2000,读取指令,AR,PC,（注）,读主,存，,IR,读出内容,PC,PC+1,执行指令,若,c=1,则：,ALU,PC,ALU,offset,（,IR,低字节）,二者相加,，,结果送,PC,否则，,PC,不接收二者之和,结束，判中断,形成下条指令地址,32,子程序返回指令,RET,读取指令,AR,PC,读主存,，,IR,读出内容,PC,PC+1,执行指令,AR,SP,SP,SP+1,读主存,PC,读出内容,结束，判中断,形成下条指令地址,33,PC,0,AR,PC,PC,PC+1,IR(AR),寄存器之间,运算与传送,读、写内存,AR,地址,AR,地址,读、写内存,或,I/O,接口,读、写内存,PC,地址,16,位机的基本指令、扩展指令执行流程图,A,组,B,组,C,组,D,组,/Reset,B,、,C,、,D,组,34,TEC-2000,教学机系统的组成,计算机,终端,PC,机,微程序,控制器,运算器,(8/16,位,),主存储器,（,8/16,位）,按键 开关 指示灯,串行接口,接口实验 中断实验,内存扩展实验,电 源,+5V,硬布线,控制器,35,36,控制器应提供的控制信号,Y15Y0,用16个指示灯显示结果,D15D0,RAM15,Q15,RAM0,Q0,Cin,Cy,F=0,Over,F15,运 算 器 部 件,(4,片,Am2901),A30,B30,I86,用,16,个数据开关提供输入数据,C,Z,V,S,SSH,SST,SCI,I53,I20,SCI SSH,A,口,B,口,I86,I53,I20,SST,通过,24,位微型开关,提供控制信号,各用,四个,指示灯显示状态,Gal,20V8,Gal,20V8,37,（,1,）,对运算器的控制,24,位控制信号，同,24,位微型开关内容，,A3A0,，,B3B0,，,I8I6,，,I5I3,，,I2I0,SST20,，,SSH10,，,SCI10,寄存器分配：,R4,：,SP R5,：,PC,约定用法：,R0,：,I/O,指令约定使用，也是通用累加器,38,（,2,）,读写主存储器或,I/O,接口,从学习指令执行步骤考虑，理解对,主存储器,读写的控制，分成两步：,1.,传送,主存地址,，以选择被读写的存储单元；,2.,给出读写命令，,读操作时，把读出数据保存起来，,写操作时，还要给出写入的数据。,从学习指令执行步骤考虑，理解对,接口电路,读写的控制，分成两步：,1.,传送,IO,端口地址,，以选择被读写的芯片；,2.,给出读写命令，,读操作时，把读出数据保存起来，,写操作时，还要给出写入的数据。,39,对内存和,I/O,接口的读写,/MIO,（,0,：,有内存或串口读写，,1,：无）,REQ,（,0,：,读写内存，,1,：读写串行口）,/WE,（,0,：,写操作，,1,：读操作）,0,0,0,写内存,0,0,1,读内存,0,1,0,写串口,0,1,1,读串口,1,X,X,无内存和串口的读写操作,40,（,3,）,对总线的控制,总线是用于连接计算机各个功能部件的线路和连接线，通常由具有三态输出功能的器件构成，以便用分时地方式，在不同时刻把不同的数据发送到总线上，任何时刻仅能有一个数据发送到总线上；,总线上的数据可以被送到需要接收数据的部件或者线路，多个线路可以同时接收同一个来源数据。,计算机中总要使用,3,种类型的总线：,数据总线，,地址总线,，,控制总线,41,（,4,）,对内部总线和特定寄存器的控制,选择送内部总线的信息来源,DC1,20,信号名称 注释,000