资源描述
,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,*,*,第三讲,ARM,简介与体系结构,南京邮电大学 自动化学院,OUTLINE,3.1 ARM,简介,3.2 RISC,体系结构,3.3 ARM,编程模型,3.4 ARM,开发工具基础,3.5,本章小结 习题,2,3.1 ARM,简介,ARM,公司简介,将技术授权给其它芯片厂商,形成各具特色的,ARM,芯片,.,3,4,5,ARM,处理器的应用,当前主要应用于消费类电子领域,约占,32,位嵌入式微处理器,75,以上的市场份额,全球,80%,的,GSM/3G,手机、,99%,的,CDMA,手机以及绝大多数,PDA,产品均采用,ARM,体系的处理器,“掌上计算”相关的所有领域皆为其所主宰,ARM,技术正在逐步渗入到我们生活的各个方面,6,ARM,体系结构,ARM,处理器为,RISC,芯片，简单的结构使得：,ARM,内核非常小,器件的功耗非常低,具有经典,RISC,的特点,为了清楚的表达每个,ARM,应用实例所使用的指令集，,ARM,公司定义了,7,种主要的,ARM,指令集体系结构版本，以版本号,v1,v7,表示,v1,v3,目前已废弃,7,8,ARM,处理器,核,简介,ARM,公司开发了很多系列的,ARM,处理器核,如：,ARM7,、,ARM9,、,ARM10,、,ARM11,等,系列,ARM6,核以及更早的系列已很少见,目前应用比较广泛的系列是：,ARM7,ARM9,ARM9E,ARM10,SecurCore,Xscale,ARM11,Cortex,9,ARM7,系列类型：,ARM7TDMI,ARM7TDMI-S,ARM720T,ARM7EJ,ARM9,系列类型：,ARM920T,ARM922T,ARM940T,例如：,ARM7,、,ARM9,系列微处理器,10,ARM,系列后缀的含义,ARM7,T D M I,支持高密度,16,位的,Thumb,指令集,Embeded,-ICE,支持片上断点和调试点,内嵌硬件乘法器,(Multiplier),支持片上调试,ARM7,E J,支持,新的,JAVA,支持,增强型,DSP,指令集,11,注意,：,“,ARM,核,”,并不是芯片,ARM,核,RAM,、,ROM,、片内外设等组合在一起才能构成现实的芯片,12,ARM,系列,微处理器核,特点,ARM7,ARM7TDMI,：整数处理核,ARM7TDMI,处理器的可综合版本；,ARM720T,：带,MMU,的处理器核心，支持操作系统；,ARM7EJ-S,：带有,DSP,和,Jazelle,TM,技术，能够实现,Java,加速功能,冯,诺伊曼体系结构；,ARMTDMI,是目前应用最广的微处理器核,ARM720T,带有,MMU,和,8KB,的指令数据混合,cache,；,ARM7EJ-,执行,ARMv5TEJ,指令，,5,级流水线，提供,Java,加速指令，没有存储器保护。,ARM9,ARM920T,：带有独立的,16KB,数据和指令,Cache,；,ARM922T,：带有独立的,8,位,KB,数据和指令,Cache,；,ARM940T,包括更小数据和指令,Cache,和一个,MPU,基于,ARM9TDMI,，带,16,位的,Thumb,指令集，增强代码密度最多到,35%,；,在,0.13m,工艺下最高性能可达到,300MIPS,（,Dhrystone 2.1,测试标准）；,集成了数据和指令,Chche,；,32,位,AMBA,总线接口的,MMU,支持；,可在,0.18m,、,0.15m,和,0.13m,工艺的硅芯片上实现。,ARM,系列简介,13,ARM9E,ARM926EJ-S,：,Jazelle,技术，有,MMU,，可配置的数据和指令,Cache,TCM,接口；,ARM946E-S,：可配置的数据和指令,Cache,及,TCM;,ARM966E-S,：针对要求高性能和低功耗的可预测的指令执行时间的硬实时应用设计,ARM968E-S,：最小、功耗最小的,ARM9E,系列处理器，针对嵌入式实时应用设计；,ARM9E,是针对微控制器、,DSP,和,Java,的单处理器解决方案；,ARM,Jazelle,技术提供,8,倍的,Java,加速性能,(ARM926EJ-S),；,5-,级整数流水线；,在,0.13m,工艺下最高性能可达到,300MIPS,（,Dhrystone 2.1,测试标准）；,可选择的向量浮点单元,VFP9,协处理器指令优秀海浮点性能，对于,3D,图形加速和实时控制可达到,215MFLOPS,。,高性能的,AHB,总线，带,MMU,可在,0.18m,0.15m,0.13m,工艺的硅芯片上实现。,ARM10E,ARM1020E,：带,DSP,指令集，在片调试功能，独立的,32KB,数据和指令,Cache,，,MMU,支持；,ARM1022E,：与,ARM1020E,相同，只是独立的数据和指令,Cache,变为,16KB,；,ARM1026EJ-S,：同时具有,MPU,和,MMU,，可综合版本；,带分支预测的,6,级整数流水线；,在,0.13m,工艺下最高性能可达到,430MIPS,（,Dhrystone 2.1,测试标准）；,对于,3D,图形运算和实时控制采用,VFP,协处理器，浮点运算性能最高可达,650MFLOPS,；,双,64,位,AMBA,总线接口和,64,位内部总路线接口；,优化的缓存结构提高了处理器访问低速存储器的性能；,可在,0.18m,0.15m,0.13m,工艺的硅芯片上实现,14,ARM11,ARM11,MPCore,：可综合的多处理器核，,1,至,4,个处理器可配置；,ARM1136J(F)-S,：可配置的数据和指令,Cache,，可提供,1.9,位的,MPEG4,编码加速功能；,ARM1156T2(F)-S,：带集成浮点协处理器，带内存保护单元,MPU,；,ARM1176JZ(F)-S,：带针对,CPU,和系统安全架构扩展的,TrustZone,技术。,增强的,Thumb,、,Jazelle,、,DSP,扩展支持；,带片上和系统安全,TrustZone,技术支持；,在,0.13m,工艺下最高可达到,550MHz,；,MPCore,在,0.13m,工艺下最高性能可达到,740MIPS,（,Dhrystone 2.1,测试标准）；,支持多媒体指令,SIMD,；,采用三种电源模式：全速,/,待命,/,休眠,集成,DMA,的,TCM,低功耗、高性能。,SecurCore,SC100,：第一个,32,位安全处理器；、,SC110,：在,SC100,上增加密钥协处理器；,SC200,：带,Jazelle,技术的高级安全处理器；,SC210,：在,SC200,上增加密钥协处理器,SecurCore,是专门为智能卡、安全,IC,提供的,32,位安全处理器，为电子商务、银行、网络、移动多媒体、公共交通提供安全解决方案；,体积小、功耗低，代码压缩密度高；,为快速增长的,Java,卡平台提供,Java,加速功能；,15,Cortex,Cortex-A,：面向应用的微处理器，针对复杂操作系统和应用程序设计；,Cortex-R,：针对实时系统的嵌入式处理器；,Cortex-M,：针对成本敏感应用优化的深度嵌入式处理器；,2004,年发布，提供增强的媒体和数字处理能力，增加了系统性能；,支持,ARM,、,Thumb,、,Thumb-2,指令集；,Thumb-2,指令集提供了更高的代码存储密度，进一步降低成本；,Intel,系列,StrongARM,：,ARMv4,体系,XScale,：,ARMv5TE,体系，增加,MMX,指令,StrongARM,主要应用于手持设备和,PDA,，,5,级流水线，具有独立的数据和指令,Cache,，不支持,Thumb,指令集，目前已停产；,XScale,是目前,Intel,公司主推的高性能嵌入式处理器，分通用处理器、网络处理器和,I/O,处理器三类。其中通用处理器有,PXA25x,、,PXA26x,、,PXA27x,三个系列，被广泛应用于智能手机、,PDA,领域。,16,一、,RISC,的产生和发展,80 20,规律,80%,的语句仅用处理机中,20%,的指令,执行频度高的简单指令，因复杂指令,的存在，执行速度无法提高,RISC,（,Reduced Instruction Set Computer,）,CISC,（,Complex Instruction Set Computer,）,RISC,技术,能否用,20%,的简单指令组合不常用的,80%,的指令功能,？,3.2 RISC,体系结构的继承,17,二、,RISC,的主要特征,选用使用频率较高的一些,简单指令,复杂指令的功能由简单指令来组合,指令,长度固定,只有,LOAD/STORE,指令,访存,流水技术,一个时钟周期,内完成一条指令,组合逻辑,实现控制器,多个,通用,寄存器,采用,优化,的,编译,程序,18,CISC,与,RISC,的数据通道,IF,ID,REG,ALU,MEM,开始,退出,IF,ID,ALU,MEM,REG,微操作通道,开始,退出,单通数据通道,RISC,：,Load/Store,结构,CISC,：寻址方式复杂,19,类别,CISC,RISC,指令系统,指令数量很多,较少，通常少于,100,执行时间,有些指令执行时间很长，如整块的存储器内容拷贝；或将多个寄存器的内容拷贝到存贮器,没有较长执行时间的指令,编码长度,编码长度可变，,1-15,字节,编码长度固定，通常为,4,个字节,寻址方式,寻址方式多样,简单寻址,操作,可以对存储器和寄存器进行算术和逻辑操作,只能对寄存器,对行算术和逻辑操作，,Load/Store,体系结构,编译,难以用优化编译器生成高效的目标代码程序,采用优化编译技术，生成高效的目标代码程序,CISC,与,RISC,的对比,20,三、,ARM,内核,RISC,架构的特别技术,所有的指令可,根据前面的执行结果,决定是否,被执行,可用加载,/,存储指令,批量传输,数据,可在一条数据处理指令中同时完成,逻辑处理,和,移位处理,在循环处理中使用,地址的自动增减,来提高运,行效率,21,四、,ARM,的流水线技术,取指令,3,执行指令,3,1.,指令的串行执行,取指令,取指令部件,完成,总有一个部件,空闲,执行指令,执行指令部件,完成,取指令,2,执行指令,2,取指令,1,执行指令,1,22,四、,ARM,的流水线技术,2.,指令的二级流水,指令预取,若,取指,和,执行,阶段时间上,完全重叠,指令周期,减半,速度提高,1,倍,取指令,1,执行,指令,1,取,指令,2,执行,指令,2,取,指令,3,执行指令,3,23,六级流水,14,个时间单位,串行执行,6 9=,54,时间单位,完成,一条指令,6,个时间单位,CO,FO,EI,WO,DI,FI,CO,FO,EI,WO,DI,FI,CO,FO,EI,WO,DI,FI,CO,FO,EI,WO,DI,FI,CO,FO,EI,WO,DI,FI,CO,FO,EI,WO,DI,FI,CO,FO,EI,WO,DI,FI,CO,FO,EI,WO,DI,FI,CO,FO,EI,WO,DI,FI,指令,1,指令,2,指令,3,指令,4,指令,5,指令,6,指令,7,指令,8,指令,9,1 2 3 4 5 6 7 8 9 10 11 12 13 14,t,3.,指令的六级流水,24,预取,译码,执行,预取,译码,执行,访存,写入,预取,译码,发送,执行,访存,写入,ARM7,：,三级,流水,ARM9,：,五级,流水,ARM10,：,六级,流水,25,一、存储数据类型、存储格式,ARM,处理器支持下列数据类型：,字节,8,位,半字,16,位,(,必须分配为占用两个字节,),字,32,位,(,必须分配为占用,4,个字节,),1,1,1,2,3,4,2,字对齐,、,半字对齐,3.3 ARM,编程模
展开阅读全文