(精品)第2章_门电路

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,第,2,章 逻辑门电路,本章主要内容：,2.1,基本逻辑门电路,2.2 CMOS,逻辑门电路,2.3 TTL,逻辑门电路,2.4 ECL,电路,2.5 CMOS,电路与,TTL,电路的接口,2.1,基本逻辑门电路,2.1.1,二极管门电路,1.,二极管与门电路,用二极管实现的与门电路如图,2-1,所示，,A,、,B,为两个输入逻辑变量，,F,为输出逻辑函数。,（,b,）逻辑符号,（,a,）,电路原理,图,2-1,二极管,与,门电路,分离元件门电路,二极管与门,2.,二极管或门电路,用二极管实现的或门电路如图,2-3,所示，,A,、,B,为两个输入逻辑变量，,F,为输出逻辑函数。,（,b,）逻辑符号,（,a,）,电路原理,图,2-3,二极管,或,门电路,二极管或门,2.1.2,晶体管非门电路,用,NPN,型晶体管实现的非门电路如图,2-5,所示，,A,为输入逻辑变量，,F,为输出逻辑函数。,（,b,）逻辑符号,（,a,）,电路原理,图,2-5,晶体管非,门电路,例,2-1,在图,2-5(a),所示的电路中，若,+,V,cc=+5V,，,-,V,BB,=-5V,，,R,C,=1k,，,R,1,=4.7k,，,R,2,=10k,，晶体管的电流放大系数,=20,，饱和压降,V,CES,=0.1V,，输入的高、低电平分别为,V,IH,=5V,，,V,IL,=0V,，试计算输入为高电平和低电平时对应的输出电平。,解：首先由图,2-5(a),示电路求出,b,、,e,两端断开时,B,点电位,v,B,。当三极管的,b,、,e,两端断开时，电阻,R,1,与,R,2,串联，故,B,点电位,v,B,为,当,v,I,=,V,IL,=0V,时，由式（,2-1,）得到,这时，将晶体管的,b,、,e,两端接入电路，由于加在,b,、,e,上的是反向电压，故晶体管截止，,i,C,=0,，输出电压,v,O,=+,V,CC,=+5V,，所以输出为高电平。,当,v,I,=,V,IH,=5V,时，由式（,2-1,）得到,这时将,晶体,管的,b,、,e,两端接入电路，,则加在,b,、,e,上的是正向电压，,晶体,管导通，,b,、,e,上的电压为,0.7V,，则,B,点电位,v,B,=0.7V,。,此时基极电流,i,B,为,而,晶体,管深度饱和时的基极电流,I,BS,为,因为,i,B,I,BS,，故晶体管处于深度饱和状态，输出电压,v,O,=,V,CES,=0.1V0V,，输出为低电平。,场效应晶体管的分类,场效应晶体管(,Field Effect Transistor),与双极性晶体管不同，导电过程中只有一种载流子参与，所以又称为单极型晶体管。,场效应晶体管(,FET),按,结构分为两类，,EFT,结型,(JFET),绝缘栅型,(JGFET),金属氧化物,场效应管,(MOSFET),按导电载流子类型分为,N,沟道,N,沟道,P,沟道,P,沟道,对于,MOSFET,按沟道的变化，还分为增强型和耗尽型两种。,耗尽型,增强型,耗尽型,增强型,2.2 CMOS,逻辑门电路,2.2.1 MOS,管及其开关模型,1.MOS,管,N,+,N,+,S,源极,G,栅极,D,漏极,P,型硅衬底,二氧化硅绝缘层,金属铝,B,铝,N,沟道增强型绝缘栅场效应管,（,2,）工作原理,U,GS,=0,时，,I,D,=0,G,D,S,B,NMOS,电路符号,N,+,N,+,S,G,D,P,型硅衬底,B,U,GS,E,G,耗尽层,继续增大,U,GS,反型层,U,GS,越大，反型层中的自由电子浓度越大，沟道越宽，导电能力越强。将开始形成反型层所需的,U,GS,值称为开启电压,U,GS(th),，其值约为210V,之间。,在漏源之间加上正向电压,U,DS,便会产生漏极电流,I,D,U,DS,I,D,E,D,I,D,的大小受,U,GS,控制。,利用,N,型沟道（,P,型衬底）导电，其导电能力依靠栅极正偏电压来增强，故称,N,沟道增强型绝缘栅场效应管,P,沟道,MOS,管和,N,沟道,MOS管的主要区别在于作为衬底的材料不同，,PMOS,管的反型层为,P,型，相应的沟道为,P,沟道。,P,+,P,+,S,源极,G,栅极,D,漏极,N,型硅衬底,二氧化硅绝缘层,金属铝,B,铝,P,沟道增强型绝缘栅场效应管,P,沟道,MOS,场效应晶体管,对耗尽型,PMOS,管，在二氧化硅绝缘层中掺入的是负离子。,使用时，,U,GS,，,U,DS,的极性与,NMOS,管相反，,增强型PMOS管,的开启电压为负值，而耗尽型的,PMOS,管的夹断电压为正值。,图,2-6 MOS,管的表示符号,（,a,）,N,沟道增强型,MOS,管表示符号 （,b,）,P,沟道增强型,MOS,管表示符号,（,c,）,NMOS,管简化表示符号 （,d,）,PMOS,管简化表示符号,2.MOS,管的开关模型,2.2.2 CMOS,反相器,1.CMOS,反相器的电路结构,NMOS,管和,PMOS,管以互补的方式共用就形成,CMOS,逻辑。,（,b,）逻辑符号,（,a,）电路原理图,图,2-8 CMOS,反相器,2.CMOS,反相器的工作原理,由上述分析可见，输入电压为,0V,时，输出电压为,5V,；输入电压为,5V,时，输出电压为,0V,，该电路具有反相器的功能。,还可用开关模型来说明,CMOS,反相器的工作原理。当输入端为低电平时，各开关为正常状态，如图,2-9(a),所示，故输出端为高电平（,V,DD,=5.0V,）；当输入端为高电平时，各开关转变为其常态的相反状态，如图,2-9(b),所示，故输出端为低电平（,0V,）。,2.2.3 CMOS,与非门,1.CMOS,与非门的电路结构,CMOS,与非门如图,2-10,所示。两个,NMOS,管,T,1,和,T,3,串联作为工作管，两个,PMOS,管,T2,和,T4,并联作为负载管。,F,&,A,B,（,b,）,逻辑符号,F,B,A,V,D,D,(,a,),电路,原理图,(,T,4,P,),T,2,(,P,),T,1,(,N,),T,3,(,N,),图,10,CMOS,与非门,2,-,2.CMOS,与非门的工作原理,同样可用开关模型来说明,CMOS,与非门的工作原理，如图,2-11,所示。,要得到多输入端,CMOS,与非门电路，只要增加图,2-10,示电路中串、并联,MOS,管 的数目便可得到。一个,3,输入,CMOS,与非门，如图,2-12,所示。,F,&,A,B,C,（,b,）逻辑符号,F,B,A,T,T,1,(,N,),3,(,N,),T,2,(,P,),T,4,(,P,),V,D,D,C,T,5,(,N,),T,6,(,P,),(a),电路原理图,图,2-12 3,输入,CMOS,与非门,在理论上，,CMOS,与非门可以有很多个输入端，,k,个输入端,CMOS,与非门要使用,k,个串联的,NMOS,管和,k,个并联的,PMOS,管。,但实际上串联的,MOS,管“导通”电阻的可加性限制了,CMOS,门的输入端数目，一般来说，最多可有,6,个输入端。多输入端的,CMOS,与非门把几个少输入的门电路级联而构成。例如，一个,8,输入,CMOS,与非门的逻辑结构如图,2-13,所示。,4,输入与非门、,2,输入或非门以及反相器的总延迟时间，仍比单级的,8,输入与非门的延迟时间短。,(b,）逻辑符号,(a),电路原理,图,2-13 8,输入,CMOS,与非门,2.2.4 CMOS,或非门,即,F,1,B,A,（,a,）电路原理 （,b,）逻辑符号,图,2-14 CMOS,或非门,要得到一个多输入端的,CMOS,或非门 电路，只要在图,2-14,示,2,输入,CMOS,或非门的基础上，适当增加串并联,MOS,管的数量即可。例如,k,个输入端,CMOS,或非门，用,k,个并联的,NMOS,管和,k,个串联的,PMOS,管组成。,在理论上，,CMOS,或非门可以有很多个输入端，但实际上串联,MOS,管“导通”电阻的可加性限制了,CMOS,门的输入端个数，一般或非门最多可有,4,个输入端。,&,A,B,C,D,E,F,G,H,F,1,F,A,B,C,D,E,F,G,H,（,b,）,逻辑符号,(,a,),电路,原理,图,2,-,1,5,8,输入,或,非门,1,1,1,CMOS,2.2.5,其他类型的,CMOS,门电路,1.CMOS,传输门,CMOS,传输门是利用结构上完全对称的,PMOS,管和,NMOS,管按闭环互补形式接成的，如图,2-16(a),所示。,CMOS,传输门同,CMOS,反相器一样，也是构成各种逻辑电路的一种基本单元电路。,（,b,）逻辑符号,(a),电路原理图,图,2-16 CMOS,传输门,由上述分析可知，传输门的导通条件是互补控制端,C,为高电平、为低电平。,由于,T,1,、,T,2,管的结构形式是对称的，即漏极和源极可互易使用，因而,CMOS,传输门属于双向器件，它的输入端和输出端可以互换。,传输门的一个重要用途是作模拟开关，用来传输连续变化的模拟电压信号。这是一般的逻辑门不能实现的。模拟开关的基本电路是由,CMOS,传输门和,CMOS,反相器组成的，如图,2-18,所示。和,CMOS,传输门一样，它也是双向器件。当控制端,C,为高电平时，模拟开关导通，,B,A,；当,C,为低电平时，模拟开关截止，输出和输入之间断开。,图,2-18,模拟开关,2.CMOS,三态输出门,三态输出门,(Three-State Logic,，,TS,）是由普通门电路加上控制电路构成的。,CMOS,三态门的电路结构大体上有以下三种形式。,（,1,）电路结构是在,CMOS,反相器上增加一个,NMOS,（,T,1,）、一个,PMOS,（,T,4,）和一个非门，如图,2-19,（,a,）所示。,（,a,）电路原理,图,2-19 CMOS,三态门电路,当控制端,=0,时，,T,1,和,T,4,同时导通，电路的工作状态和普通的反相器没有区别，,F,=,而当控制端,=1,时，,T,1,和,T,4,同时截止，所以输出呈高阻态。这样输出端就有三种可能出现的状态：高电平、低电平和高阻态，故将这种门电路叫做三态输出门。因为该电路在,=0,时为正常的工作状态，所以称控制端为低电平有效。,（,2,）在,CMOS,反相器上增加一,个控制管（,T,3,）和一个或非门，如图,2-20,（,a,）所示。或者在,CMOS,反相器上增加一个控制管（,T,3,）和一个与非门，如图,2-20,（,b,）所示。,（,a,）用或非门控制,（,b,）用与非门控制,图,2-20 CMOS,三态门电路,（,3,）在,CMOS,反相,器的输出端串入一个,CMOS,模拟开关，,作为输出状态的控制开关，如图,2-21,所示。,图,2-21 CMOS,三态门电路,3.,漏极开路的,CMOS,与非门,漏极开路（,Open Drain output,，,OD,）门是在,CMOS,与非门电路的基础上省去了有源负载（两个,PMOS,管和电源），如图,2-22,（,a,）所示。,（,b,）逻辑符号,(a),电路原理,图,2-22,漏极开路的,CMOS,门电路,OD,门的工作原理,OD,门电路工作时需要外接负载电阻,R,L,和电源,E,D,，如图,2-23,所示。,图,2-23,漏极开路,CMOS,门的工作电路,图,2-24 CMOS,门电路输出端并联的电路,漏极开路输出门（,OD,门）弥补了普通的,CMOS,门电路的不足，可以实现线与逻辑、驱动发光二极管和其他器件、实现电平转换等。,实现线与逻辑,多个,OD,门的输出端接在一起，实现与逻辑，故称线与。,将几个,OD,与非门的输出端直接连在一起，再通过负载电阻,R,L,接到电源上，如图,2-25,所示。当所有的,OD,门的输出为高电平时，连线输出为高电平。而任何一个,OD,门的输出为低电平时，连线输出都为低电平。,因为 ，,所以,实现电平转