数电课件第五章触发器

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,主要内容,1 各种触发方式的触发器所具有的,动作特点,2,触发器逻辑功能的,分类,和触发器逻辑功能的,描述方法,第五章 触发器,5.1,概述,1 触发器的概念：具有,记忆,功能,2 触发器的两个基本特点：,自行保持,输出可以置成0、1状态,3 触发器的分类,按照,电路结构和触发方式,分类：电平触发,、,脉冲触发、边沿触发等。,按照,触发器逻辑功能,不同分类：,RS、JK、T、D,触发器。,按照,存取数据的原理,不同分类：静态、动态触发器。,5.2 SR,锁存器,以往介绍的门电路,不具备记忆功能,触发器的,0、1,状态：,1,状态指,Q=1，Q=0；0,状态指,Q=0，Q=1,工作原理,：,缺点,：存在,约束,条件,S,D,R,D,=0,即,不允许,输入,S,D,=R,D,=1,用,或非,门,组成的,SR,锁存器（,a）、（b）,电路结构（,c）,图形符号,用或非门组成的,SR,锁存器的,特性表,S,D,R,D,Q,Q,0 0,0 0,1 0,1 0,0 1,0 1,1 1,1 1,0,1,0,1,0,1,0,1,0,1,1,1,0,0,0,0,*,次态,：新的状态,Q,现态,：原来的状态,Q,*,保持,置0,置1,不定,用,与非,门组成的,SR,锁存器,（,a）,电路结构 （,b）,图形符号,S,D,R,D,Q,Q,1 1,1 1,0 1,0 1,1 0,1 0,0 0,0 0,0,1,0,1,0,1,0,1,0,1,1,1,0,0,1,1,*,同样存在,约束条件,：,S,D,R,D,=0,即不应加以,S,D,=R,D,=0,的输入信号,置0,置1,不定,保持,（,a）,电路结构 （,b）,电压波形图,特点：,输入信号直接加在输出门上，所以输入信号在全部作用时间里都能直接改变输出端,Q,和,Q,的状态。,正因为如此，,将,S,D,（ S,D,）,叫做直接置位端，将,R,D,（ R,D,）,叫做直接复位端,例题：,5.3,电平触发的触发器（同步触发器）,电平触发,SR,触发器（,a）,电路结构（,b）,图形符号,1 电路结构与工作原理,CP=0,时，门,G3、G4,截止，输入信号,S、R,不会影响输出端的状态,CP=1,时，,S、R,信号通过门,G3、G4,反相后加到由,G1、G2,组成的基,本,RS,触发器上。,必须遵守,SR=0,的约束条件,时钟信号：,CLK,（,CP,）,引入,目的：使触发器只有在时钟信号到达时才按输入信号改变状态,带异步置位、复位端的电平触发,SR,触发器（,a）,电路结构（,b）,图形符号,电平触发,SR,触发器的特性表,CP,S R,Q,Q,0,0,1,1,1,1,1,1,1,1,x x,x x,0 0,0 0,1 0,1 0,0 1,0 1,1 1,1 1,0,1,0,1,0,1,0,1,0,1,0,1,0,1,1,1,0,0,1,1,*,实用电路：加专门的,异步,置位输入端,SD,和,异步,复位输入端,RD,，,可以不受,CP,和输入信号的控制，立即将触发器置0或1。,电压波形图,动作特点,1,、只有当,CLK,变为有效电平时，触发器才能接受输入信号，并按照输入信号将触发器的输出置成相应的状态。,2,、在,CLK=1,的全部作用时间里，,S,和,R,状态的变化都将引起触发器输出端状态的变化。在,CLK,回到,0,以后，触发器保存的是,CLK,回到,0,以前瞬间的状态。,缺点,：,如果,CLK=1,期间内输入信号多次发生变化，触发器的状态也会发生翻转，降低了电路的抗干扰能力。,例题：,画出,Q、Q,端的电压波形,触发器的初始状态,Q=0,适用于单端输入的场合,(,电平触发,D,触发器,),D,型锁存器电路（,a）,基本形式 （,b）7475,采用的电路,工作原理分析：,5.4,脉冲触发的触发器,图形符号,希望在每个,CP,周期里输出端的状态只能改变一次,。,一 电路结构,与工作原理,CP=1,时，门,G7、G8,打开，门,G3、G4,封锁，主触发器根据,S、R,的状态翻转。从触发器保持原来的状态不变,CP=0,时，门,G7、G8,封锁，主触发器状态不变，而从触发器按照与主触发器相同的状态翻转,因此，,CP,的一个变化周期里，触发器输出端的状态只可能改变一次,主从,SR,触发器,主从,RS,触发器的特性表,CP,S R,Q,Q,*,x,x x,0 0,0 0,1 0,1 0,0 1,0 1,1 1,1 1,x,0,1,0,1,0,1,0,1,Q,0,1,1,1,0,0,1,1,表示延迟输出，即,CP,返回0以后输出状态才改变,例题：,初始状态,Q=0,主从,J K,触发器,为了实现当,S=R=0,时，触发器的次态也是可以确定的，有必要对电路结构进行改进。,为了与主从,RS,触发器相区别，以,J、K,表示两输入端，构成主从,JK,触发器。,相当于,S=JQ，R=KQ,加反馈线之后，约束条件自然满足。,功能分析,：,CP：,J=1、K=0,相当于,S=JQ=Q、R=KQ=0，,若,Q=1，,则,S=0、R=0,保持1,若,Q=0，,则,S=1、R=0,置1,J=0、K=1,相当于,S=JQ=0、R=KQ=Q，,若,Q=1，,则,S=0、R=1,置0,若,Q=0，,则,S=0、R=0,保持0,J=K=0,相当于,S=JQ=0、R=KQ=0，,保持不变 即,Q =Q, J=K=1,相当于,S=JQ=Q、R=KQ=Q，,若,Q=0，,则,S=1、R=0,置1,若,Q=1，,则,S=0、R=1,置0,置1 即,Q =1,*,置0 即,Q =1,*,*,*,反相 即,Q =Q,主从,JK,触发器的特性表,CP,J K,Q,Q,x,x x,0 0,0 0,1 0,1 0,0 1,0 1,1 1,1 1,x,0,1,0,1,0,1,0,1,Q,0,1,1,1,0,0,1,1,*,例题：画出波形，初始状态,Q=0,分析输入信号的情况,具有多输入端的主从,J K,触发器,脉冲触发方式的,动作特点,：,1 触发器的动作翻转分,两步,动作。,第一步,：,CP=1,主,触发器动作。,第二步,：,CP,下降沿到达时，,从,触发器动作。2,CP=1,的全部时间里输入信号都对主触发器起控制作用。,主从,JK,触发器的,一次翻转,问题：在,Q,n,=0,时，主触发器只能接受置1信号；在,Q,n,=1时，主触发器只能接受置0输入信号。带来的结果是,CP=1,期间主触发器只有可能翻转一次，一旦翻转，就不会再回到原来的状态。,主从,JK,触发器的,缺点,：,当,CP=1,时，外来干扰信号会影响主触发器的状态。当,CP,下降沿到来时，从触发器也会发生错误翻转。,例题：画出波形，初始状态,Q=0,边沿触发器：,目的：为了提高抗干扰能力，希望触发器的次态仅仅取决于,CP,下降沿（或上升沿）到达时刻输入信号的状态常用的有三种：,利用,CMOS,传输门的边沿触发器、维持阻塞触发器、利用传输门延迟时间的边沿触发器。,以,CMOS,传输门为主介绍。,一 利用,CMOS,传输门的边沿触发器,原理分析：,CP=0,、,CP=1,当,CP,的上升沿到达时（,CP,跳变为,1,、,CP,跳变为,0,）,利用,CMOS,传输门的边沿触发器,动作特点,输出端状态的转换发生在,CP,的上升沿，而且触发器保存下来的状态,仅仅取决于,CP,上升沿到达时的输入状态,。,这是一个上升沿触发的边沿触发器。,CP,D,Q,Q,*,X,X,0,0,1,1,X,0,1,0,1,X,0,0,1,1,带异步置位、复位端的,CMOS,边沿触发器,二,维持阻塞结构,的触发器,三,利用传输延迟时间,的边沿触发器,例4.2.6 的电压波形图,假定触发器的初始状态为,Q=0。,4,.3,触发器的逻辑功能及其描述方法,S R,Q,Q,*,0 0,0 0,0 1,0 1,1 0,1 0,1 1,1 1,0,1,0,1,0,1,0,1,0,1,0,0,1,1,不定,不定,按照逻辑功能的不同特点，将时钟控制的触发器分为,RS,触发器、,JK,触发器、,T,触发器、,D,触发器,等。,一,RS,触发器（同步、主从等）,特性表,：,逻辑函数式：,0,1,0,0,1,1,x,x,RQ,S,00 01 11 10,0,1,RS,触发器的特性方程,：,状态转换图,的含义：,圆圈：触发器的状态 箭头：状态转换的方向 标注：转换的条件,描述触发器逻辑功能的三种方法：,特性表、特性方程、状态转换图,状态转换图,二,JK,触发器（,主从、边沿,）,J K,Q,Q,*,0 0,0 0,0 1,0 1,1 0,1 0,1 1,1 1,0,1,0,1,0,1,0,1,0,1,0,0,1,1,1,0,特性表,：,JK,触发器的特性方程,：,状态转换图：,三,T,触发器（J,K,触发器的两个输入端连在一起作为,T,端）,T,Q,n,Q,n+1,0,0,1,1,0,1,0,1,0,1,1,0,功能特点：,T=1，,翻转；,T=0，,保持,特性表：,3 特性方程：,4 状态转换图：,T,触发器,逻辑符号：,将,T,触发器控制端接高电平即可。在,CP,信号作用下，翻转。,四,D,触发器,1 特性表：,2 特性方程：,3 状态转换图：,D,Q,n,Q,n+1,0,0,1,1,0,1,0,1,0,0,1,1,触发器的电路结构和逻辑功能的关系,同一种逻辑功能的触发器可以用不同的电路结构实现。,同一种电路结构形式可以作成不同逻辑功能的触发器。,触发器的,逻辑功能,和,电路结构,是两个不同的概念。所谓逻辑功能，指触发器的次态和现态及输入信号之间在稳态下的逻辑关系，这种逻辑关系可以用特性表、特性方程、状态转换图的形式给出。,而基本,RS,触发器、同步,RS,触发器、主从触发器、边沿触发器等是指,电路结构的不同形式,。,由于不同的电路结构，带来了不同的动作特点。,第四章 总结,触发器是构成各种复杂数字系统的一种基本逻辑单元。,掌握各触发器的,电路、原理及动作特点。,掌握触发器逻辑功能的分类和逻辑功能的描述,方法。包括,特性表、特性方程 、状态转换图。,结构类型,动作特点,抗干扰性,RS,锁存器,电平,RS,触发器,脉冲触发器,边沿触发器,随时翻转，输出状态取决于输入。,CP=1,期间，翻转。输出状态取决于,CP=1,期间输入的状态,CP=1,期间，主触发器翻转。当,CP,下降沿,到来时，从触发器按主触发器的状态而变。,输出状态取决于,CP,边沿到来时输入的状态。,无,无,无,有,按电路结构分类,按功能类型分类（补充完整）,功能类型,特性方程,特性表,状态转换图,RS T,T JK,D,第五章 作业,P250,7,、,11,、,17,、,23,、,25,、,26,第三章作业答案,P179,题,3.1,分析电路的逻辑功能。,A B C,Y,1,Y,2,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0,1 1 1,0 0,1 0,1 0,0 1,1 0,0 1,0 1,1 1,功能分析：这是一个,全加器,电路。,A、B、C,为加数、被加数和来自低位的进位，,Y,1,是,和、,Y,2,是进位输出。,题,3.3,用与非门设计四变量的多数表决电路。,A B C D,Y,0 0 0 0,0 0 0 1,0 0 1 0,0 0 1 1,0 1 0 0,0 1 0 1,0 1 1 0,0 1 1 1,1 0 0 0,1 0 0 1,1 0 1 0,1 0 1 1,1 1 0 0,1 1 0 1,1 1 1 0,1 1 1 1,0,0,0,0,0,0,0,1,0,0,0,1,0,1,1,1,&,&,&,&,&,Y,D,A,B,C,题,3.8,写出逻辑函数式，化简为最的与或表达式。,利用伪码（看作约束项）化简后得到,题,3.9 利用74,LS154,扩展,A,4,A,3,A,0,A,2,A,1,A,0,A,1,A,2,A,3,S,A,S,B,Y,0,Y,15,74,LS154, ,Y,0, ,Y,15,A,0,A,1,A,2,A,3,S,A,S,B,Y,0,Y,15,74,LS154, ,Y,0, ,Y,15,1,题,3.16 利用4选1数据选择器产生逻辑函数,将函数式化为,Y,Y,A,0,A,1,A,B,C,D,0,D,1,D,2,D,3,1,1,题,3.17 利用8选1数据选择器产生逻辑函数,将函数式化为,Y,Y,A,0,A,1,A,B,D,D,0,D,1,D,2,D,3,1,1,A,2,C,CC4512,D,4,D,5,D,6,D,7,DIS,INH,P249,题5.5,CP,S,R,Q,Q,CP,S,R,P250 5.,8,P251,5.11,CP,J,K,Q,