资源描述
单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,*,*,HOST,总线和,PCI,总线,2,6.5 HOST,总线和,PCI,总线,一、多总线结构,如图，典型的多总线结构框图。实际上，这也是高档,PC,机和服务器的主板总线框图。,3,6.5 HOST,总线和,PCI,总线,HOST,总线：该总线有,CPU,总线、系统总线、主存总线、前端总线等多种名称，各自反映了总线功能的一个方面。这里称,“,宿主,”,总线，也许更全面，因为,HOST,总线不仅连接主存，还可以连接多个,CPU,。,HOST,总线：连接,“,北桥,”,芯片与,CPU,之间的信息通路，它是一个,64,位数据线和,32,位地址线的同步总线。,32,位的地址线可支持处理器,4GB,的存储寻址空间。总线上还接有,L2,级,cache,，主存与,cache,控制器芯片。后者用来管理,CPU,对主存和,cache,的存取操作。,CPU,拥有,HOST,总线的控制权，但在必要情况下可放弃总线控制权。,4,6.5 HOST,总线和,PCI,总线,PCI,总线：连接各种高速的,PCI,设备。,PCI,是一个与处理器无关的高速外围总线，又是至关重要的层间总线。它采用同步时序协议和集中式仲裁策略，并具有自动配置能力。,PCI,设备可以是主设备，也可以是从设备，或兼而有之。在,PCI,设备中不存在,DMA,（直接存储器传送）的概念，这是因为,PCI,总线支持无限的猝发式传送。这样，传统总线上用,DMA,方式工作的设备移植到,PCI,总线上时，采用主设备工作方式即可。系统中允许有多条,PCI,总线，它们可以使用,HOST,桥与,HOST,总线相连，也可使用,PCI/PCI,桥与已和,HOST,总线相连的,PCI,总线相连，从而得以扩充,PCI,总线负载能力。,LAGACY,总线：可以是,ISA,，,EISA,，,MCA,等这类性能较低的传统总线，以便充分利用市场上丰富的适配器卡，支持中、低速,I/O,设备。,5,6.5 HOST,总线和,PCI,总线,在,PCI,总线体系结构中有三种桥。其中,HOST,桥又是,PCI,总线控制器，含有中央仲裁器。桥起着重要的作用，它连接两条总线，使彼此间相互,通信,。桥又是一个总线,转换,部件，可以把一条总线的地址空间映射到另一条总线的地址空间上，从而使系统中任意一个总线主设备都能看到同样的一份地址表。,桥本身的结构可以十分简单，如只有信号缓冲能力和信号电平转换逻辑，也可以相当复杂，如有规程转换、数据快存、装拆数据等。,6,6.5 HOST,总线和,PCI,总线,二、,PCI,总线信号线,PCI,总线的基本传输机制是猝发式传送，利用桥可以实现总线间的猝发式传送。写操作时，桥把上层总线的写周期先缓存起来，以后的时间再在下层总线上生成写周期，即延迟写。读操作时，桥可早于上层总线，直接在下层总线上进行预读。无论延迟写和预读，桥的作用可使所有的存取都按,CPU,的需要出现在总线上。,7,6.5 HOST,总线和,PCI,总线,PCI,总线信号线,必要引脚控设备,49,条,目标设备,47,条,可选引脚,51,条（主要用于,64,位扩展、中 断请求、高速缓存支持等）,总引脚数,120,条（包含电源、地、保留 引脚等）,8,6.5 HOST,总线和,PCI,总线,三、总线周期类型,PCI,总线周期由当前被授权的主设备发起。,PCI,支持任何主设备和从设备之间点到点的对等访问，也支持某些主设备的广播读写。,存储器读,/,写总线周期,存储器写和使无效周期,特殊周期,配置读,/,写周期,9,6.5 HOST,总线和,PCI,总线,四、总线周期操作,10,6.5 HOST,总线和,PCI,总线,PCI,总线周期的操作过程有如下特点：,（,1,）采用同步时序协议。总线时钟周期以上跳沿开始，半个周期高电平，半个周期低电平。总线上所有事件，即信号电平转换出现在时钟信号的下跳沿时刻，而对信号的采样出现在时钟信号的上跳沿时刻。,（,2,）总线周期由被授权的主方启动，以帧,FRAME#,信号变为有效来指示一个总线周期的开始。,（,3,）一个总线周期由一个地址期和一个或多个数据期组成。在地址期内除给出目标地址外，还在,C/BE#,线上给出总线命令以指明总线周期类型。,（,4,）地址期为一个总线时钟周期，一个数据期在没有等待状态下也是一个时钟周期。一次数据传送是在挂钩信号,IRDY#,和,TRDY#,都有效情况下完成，任一信号无效（在时钟上跳沿被对方采样到），都将加入等待状态。,（,5,）总线周期长度由主方确定。在总线周期期间,FRAME#,持续有效，但在最后一个数据期开始前撤除。即以,FRAME#,无效后，,IRDY#,也变为无效的时刻表明一个总线周期结束。由此可见，,PCI,的数据传送以猝发式传送为基本机制，单一数据传送反而成为猝发式传送的一个特例。并且,PCI,具有无限制的猝发能力，猝发长度由主方确定，没有对猝发长度加以固定限制。,（,6,）主方启动一个总线周期时要求目标方确认。即在,FRAME#,变为有效和目标地址送上,AD,线后，目标方在延迟一个时钟周期后必须以,DEVSEL#,信号有效予以响应。否则，主设备中止总线周期。,（,7,）主方结束一个总线周期时不要求目标方确认。目标方采样到,FRAME#,信号已变为无效时，即知道下一数据传送是最后一个数据期。目标方传输速度跟不上主方速度，可用,TRDY#,无效通知主方加入等待状态时钟周期。当目标方出现故障不能进行传输时，以,STOP#,信号有效通知主方中止总线周期。,11,6.5 HOST,总线和,PCI,总线,五、总线仲裁,PCI,总线采用集中式仲裁方式，每个,PCI,主设备都有独立的,REQ#,（总线请求）和,GNT#,（总线授权）两条信号线与中央仲裁器相连。由中央仲裁器根据一定的算法对各主设备的申请进行仲裁，决定把总线使用权授予谁。但,PCI,标准并没有规定仲裁算法。,12,6.6,InfiniBand,标准,13,6.6,InfiniBand,标准,返回,14,本 章 小 结,总线是,构成计算机系统的互联机构，是多个系统功能部件之间进行数据传送的公共通道，并在争用资源的基础上进行工作。,总线有物理特性、功能特性、电气特性、机械特性，因此必须标准化。,微型计算机系统的标准总线从,ISA,总线（,16,位，带宽,8MB/s,）发展到,EISA,总线（,32,位，带宽,33.3MB/s,）和,VESA,总线（,32,位，带宽,132MB/s,），又进一步发展到,PCI,总线（,64,位，带宽,264MB/s,）。,衡量总线性能的重要指标是,总线带宽,，它定义为总线本身所能达到的最高传输速率。,返回,15,本 章 小 结,当代流行的标准总线追求与结构、,CPU,、,技术无关,的开发标准。其总线内部结构包含：,数据传送总线（由地址线、数据线、控制线组成）；,仲裁总线；,中断和同步总线；,公用线（电源、地线、时钟、复位等信号线）。,计算机系统中，根据应用条件和硬件资源不同，信息的传输方式可采用：,并行传送；,串行传送；,复用传送。,返回,16,本 章 小 结,各种外围设备必须通过,I/O,接口,与总线相连。,I/O,接口是指,CPU,、主存、外围设备之间通过总线进行连接的逻辑部件。接口部件在它动态联结的两个功能部件间起着缓冲器和转换器的作用，以便实现彼此之间的信息传送。,总线仲裁,是总线系统的核心问题之一。为了解决多个主设备同时竞争总线控制权的问题，必须具有总线仲裁部件。它通过采用优先级策略或公平策略，选择其中一个主设备作为总线的下一次主方，接管总线控制权。,按照总线仲裁电路的位置不同,:,集中式仲裁,:,仲裁方式必有一个中央仲裁器，它受理所有功能模块的总线请求，按优先原则或公平原则。,分布式仲裁。分布式仲裁不需要中央仲裁器，每个功能模块都有自己的仲裁号和仲裁器。,返回,17,本 章 小 结,总线定时是总线系统的又一核心问题之一。为了同步主方、从方的操作，必须制订定时协议，通常采用同步定时与异步定时两种方式,在,同步定时协议,中，事件出现在总线上的时刻由总线时钟信号来确定，总线周期的长度是固定的。,在,异步定时协议,中，后一事件出现在总线上的时刻取决于前一事件的出现，即建立在应答式或互锁机制基础上，不需要统一的公共时钟信号。,在异步定时中，总线周期的长度是可变的。当代的总线标准大都能支持以下数据传送模式：读,/,写操作；块传送操作；写后读、读修改写操作；广播、广集操作。,返回,18,本 章 小 结,PCI,总线,是当前实用的总线，是一个高带宽且与处理器无关的标准总线，又是重要的层次总线。它采用同步定时协议和集中式仲裁策略，并具有自动配置能力。,PCI,适合于低成本的小系统，因此在微型机系统中得到了广泛的应用。,InfiniBand,标准,，瞄准了高端服务器市场的最新,I/O,规范，它是一种基于开关的体系结构，可连接多达,64000,个服务器、存储系统、网络设备，能替代当前服务器中的,PCI,总线，数据传输率高达,30GB/s,。因此适合于高成本的较大规模计算机系统。,返回,
展开阅读全文