DSP原理与应用第7章TIMER

资源描述

,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,*,DSP原理与应用第7章TIMER,定时器模块构造框图,定时器模块具有如下的特性：,两个产生不同时间基的独立计数器模块，每个模块包括：一个32位的预定标计数器；一个32位的自由运行计数器；两个用于捕捉特定事件预定标和自由运行计数器的存放器,自由运行计数器0和1可以通过内部预定标计数器来增值,四个用于产生中断的可配置比较存放器，可以跟计数器0也可以跟计数器1一起工作。比较0和3还可以产生DMA恳求信号,在比较匹配时自动更新所有的比较存放器，来产生周期性的中断。,快速使能/制止中断,数字看门狗,由SYSCLK2分频得到RTI输入时钟(RTICLK),Timer Control Register(CTL),Timer Control Register(CTL),Timer Period Register(PRD),Timer Count Register(CNT),例如：0701,

展开阅读全文

DSP原理与应用第7章TIMER

最新文档