计算机组成原理控制器

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,控 制 器,1,（,1,）程序控制,保证机器按一定顺序执行程序是,CPU,的首要任务。,（,2,）操作控制,一条指令的功能往往是由若干个操作信号的组合来实现的。,（,3,）时间控制,对各种操作实施时间上的控制称为时间控制。,各种指令的操作信号均受到时间的严格控制；,一条指令的整个执行过程也受到时间的严格控制。,（,4,）数据加工,CPU,的基本功能,2,控制器的基本功能就是负责指令的读出，进行识别和解释，并指挥协调各功能部件执行指令。,控制器的基本功能,3,1,、编程,2,、送存储器（通过输入设备）,3,、机器工作时，是按一定的序列逐条取出指令，分析指令，执行指令，并自动转到下一条指令执行，直到程序规定的任务完成。,4,、程序控制由控制器承担，程序存储由存储器完成。,程序控制原理,4,(1),常规组合逻辑法,(,或称随机逻辑法,),；,方法是按逻辑代数的运算规则，以组合电路最小化为原则，用逻辑门电路实现；,(2),可编程逻辑阵列,(PLA),法；,与前者本质相同，用大规模集成电路,(LSI),来实现。,(3),微程序控制逻辑法。,将程序设计的思想方法引入控制器的控制逻辑；,将各种操作控制信号以编码信息字的形式存入控制存储器中（,CM,）；一条机器指令对应一道微程序，机器指令执行的过程就是微程序执行的过程。,控制器实现方法,5,33,6,CPU,组成,一、控制器组成：,PC,、,IR,、指令译码器、程序状态寄存器,PSW,、时序产生器、微命令发生器（操作控制器）,微命令,发生器,微命令序列,I/O,状态,控制台信息,运行状态,译码,.,PSW,时序,IR,地址形成,PC,OP,D,寻,来自,M,送,M,或,ALU,+1,送,M,7,微命令,发生器,微命令序列,I/O,状态,控制台信息,运行状态,译码,.,PSW,时序,IR,地址形成,PC,OP,D,寻,来自,M,送,M,或,ALU,+1,送,M,微命令,发生器,微命令发生器,功能：,产生全机所需的各种微命令,控制最基本的操作,(,微操作,),的命令,电位型,脉冲型,构成微命令发生器,8,二、运算器,对数据进行加工处理，它的操作由控制器发来,的控制信号控制执行算逻运算。,9,IR,PC,AR,DR,AC,PSW,CPU,中的主要寄存器,10,1,、指令寄存器,IR,存放现行指令,指令从存储器中取出数据缓冲寄存器,DR,IR,CPU,中的主要寄存器,11,功能：,存放现行指令。,决定操作性质,操作码字段,操作数地址,转移地址,控制台信息,送,M,PC,微命令,发生器,微命令序列,I/O,状态,运行状态,译码,.,PSW,时序,IR,地址形成,OP,D,寻,来自,M,送,M,或,ALU,+1,微命令,发生器,IR,地址码字段,译码器,微命令发生器,地址形成部件,寻址方式,D,12,2,、程序计数器,PC,存放指令在存储器中的地址,程序开始执行前，将起始地址,(,第一条指令地址,) PC,PC,应具有寄存信息和计数两种功能,CPU,中的主要寄存器,13,微命令,发生器,微命令序列,I/O,状态,控制台信息,运行状态,译码,.,PSW,时序,IR,地址形成,PC,OP,D,寻,来自,M,送,M,或,ALU,+1,送,M,指令计数器,PC,功能：,指示指令在,M,中的位置。,PC,本身,+1,顺序执行,PC,先,+1,，再用转移地址修改,PC,微命令,发生器,PC,转移执行,:,ALU+1,IR,14,3,、地址寄存器,AR,保存当前,CPU,所访问内存单元的地址,AR,结构同,DR,、,IR,，使用单纯的寄存器结构,信息的存入一般采用电位,(,电平,)-,脉冲方式,(,电平输入端对应数据信息位，脉冲输入端对应控制信号，在控制信号作用下，瞬时将信息打入寄存器,),CPU,中的主要寄存器,15,4,、数据缓冲寄存器,DR,暂时存放：,由存储器读出的一条指令或一个数据字,向存储器存入的一个数据字,CPU,与,M,、,I/O,之间信息传送的中转站，补偿速度差别,在单累加器结构的运算器中，可兼作操作数寄存器,CPU,中的主要寄存器,16,5,、累加寄存器,AC,即累加器，是一个通用寄存器,为,ALU,的算逻运算提供一个工作区,ALU,两个输入端加入多路开关或三态门或选择器，以便选择输入,CPU,中的主要寄存器,17,6,、 程序状态寄存器,PSW,指示程序工作方式、反映程序运行结果,PSW,与控制,/,状态寄存器有何区别？,PSW,在,CPU,中，反映程序运行状态；控制,/,状态字在接口中,反映,CPU,命令、设备状态。,CPU,中的主要寄存器,18,程序状态寄存器,PSW,功能：,指示程序运行方式，反映程序运行结果。,例,.,某机的,PSW,控制台信息,送,M,PC,微命令,发生器,微命令序列,I/O,状态,运行状态,译码,.,PSW,时序,IR,地址形成,OP,D,寻,来自,M,送,M,或,ALU,+1,微命令,发生器,PC,IR,PSW,工作方式 优先级,T N Z V C,15 12 11 8 7 6 5 4 3 2 1 0,19,C=1,进位,V=1,溢出,Z=1,结果为,0,N=1,结果为负,T=1,执行跟踪程序,（,1,）条件码,反映程序运行结果,工作方式 优先级,T N Z V C,15 12 11 8 7 6 5 4 3 2 1 0,（,2,）跟踪标志,为程序查错设置的断点标志,T,。,程序,初始化置,T,为,1,.,测试,T,跟踪程序,.,.,20,程序优先级高于外部优先级，,不响应,程序优先级低于外部优先级，可响应,用户方式：禁止程序执行某些指令,核心方式：允许程序执行所有指令,（,3,）优先级,为现行程序赋予优先级别，以决定是否响应外部中断请求。,15 12 11 8 7 6 5 4 3 2 1 0,（,4,）工作方式,规定程序的特权级。,工作方式 优先级,T N Z V C,21,控制台信息,PC,微命令,发生器,微命令序列,I/O,状态,运行状态,译码,.,PSW,时序,IR,地址形成,OP,D,寻,来自,M,送,M,或,ALU,+1,送,M,微命令,发生器,PC,IR,PSW,时序,时序线路,22,功能：,控制操作时间和操作时刻。,振荡器,分频器,时钟脉冲,工作脉冲,时钟周期,(,节拍,),产生电位型微命令，控制操作时间段,产生脉冲型微命令，控制定时操作,时序产生器,23,指令执行过程,24,1.,取指令,PC,控制台信息,送,M,PC,微命令,发生器,微命令序列,I/O,状态,运行状态,译码,.,PSW,时序,IR,地址形成,OP,D,寻,来自,M,送,M,或,ALU,+1,微命令,发生器,PC,IR,PSW,时序,地址,M,指令,IR,、译码,(,OP,、寻址方式,),PC+1,PC,25,2.,取操作数,(,按寻址方式,),立,:,指令,操作数,有效地址,M,取数,R,取数,直,:,寄存器号,间,:,间接地址,M,取有效地址,寄存器号,R,取有效地址,变,:,形式地址,变址量,运算器,计算有效地址,PC,微命令,发生器,微命令序列,I/O,状态,运行状态,译码,.,PSW,时序,IR,地址形成,OP,D,寻,来自,M,送,M,或,ALU,+1,微命令,发生器,PC,IR,PSW,时序,送,M,26,3.,执行操作,(,按操作码,),结果,存储器,/,寄存器,操作数,加法器,操作数,PC,微命令,发生器,微命令序列,I/O,状态,运行状态,译码,.,PSW,时序,IR,地址形成,OP,D,寻,来自,M,送,M,或,ALU,+1,微命令,发生器,PC,IR,PSW,时序,送,M,27,单总线结构,Z,ALU,Y,R7,R0,PC,IR,控制器,.,.,.,MAR,微操作信号,MBR,M,PSW,BUS,+1,28,5.2.2,指令周期,一、何谓指令周期,一条指令从取指到执行完的时间,5.2 CPU,工作机制,5.2.1,基本概念：,指令周期,：是从取指令、分析指令到执行完该指令所需的时间。不同的指令其指令周期长短可以不同。,取一条指令,执行该指令,开始,29,5.2.2,指令周期,一、何谓指令周期,5.2 CPU,工作机制,5.2.1,基本概念：,指令周期,：是从取指令、分析指令到执行完该指令所需的时间。不同的指令其指令周期长短可以不同。,取一条指令,执行该指令,开始,机器周期（,工作周期）,：,是从内存中读取一个指令字的,最短时间，即,CPU,周期。,由周期状态触发器完成。,30,二,.,组合逻辑控制器的时序划分,即时序信号与操作的关系,采用三级时序系统：,指令周期,CPU,周期,1,CPU,周期,2,CPU,周期,n,时钟周期,1,时钟周期,2,时钟周期,m,.,.,工作脉冲,1,工作脉冲,2,工作脉冲,k,.,.,(,节拍,1),(,节拍,2),(,节拍,m),5.2 CPU,工作机制,机器周期,/,工作周期,节拍脉冲,/T,周期,31,时钟周期（节拍,T,）,：,时序系统中最基本的时间分段，每个时钟周期完成一步操作。,由节拍发生器产生。,时钟脉冲,：,时钟周期虽然提供了一项操作所需的时间分段，但有的操作还需要严格的定时脉冲。例如寄存器打入、时钟周期的切换等。,5.2 CPU,工作机制,32,定长,CPU,周期的指令周期示意图,33,时序关系：,晶振输出,工作周期,1,工作周期,2,工作周期,3,时钟,T1,工作脉冲,P,时钟,T2,指令周期,控制不同阶段操作时间,控制分步操作时间,对微操作定时,取指,执行,取数,取出指令,修改,PC,打入,IR,打入,PC,34,5.2 CPU,工作机制,三、典型指令周期,由,5,条指令构成一个简单程序,32,八进制地址,八进制内容,助记符,020,021,022,023,024,030,031,040,250 000,030 030,021 031,000 000,140 021,000 006,000 040,存和数单元,CLA,ADD 30,STA 40,NOP,JMP 21,数据,35,33,36,5.2.3,指令周期的拟定,用方框图语言表示：,一个方框： 一个,CPU,周期,菱形： 判别或测试,公操作,5.2 CPU,工作机制,34,37,5.2 CPU,工作机制,38,35,5.2 CPU,工作机制,例,教材图,5.15,所示为双总线结构机器的数据通路，,IR,为指令寄存器，,PC,为程序计数器,(,具有自增功能,),，,M,为主存,(,受,R/W,信号控制,),，,AR,为地址寄存器，,DR,为数据缓冲寄存器，,ALU,由加、减控制信号决定完成何种操作，控制信号,G,控制的是一个门电路。另外，线上标注有小圈表示有控制信号，例中,yi,表示,y,寄存器的输入控制信号，,R1o,为寄存器,R1,的输出控制信号，未标字符的线为直通线，不受控制。,(1)“,ADD R2,，,R0,”,指令完成,(R0)+(R2)R0,的功能操作，画出其指令周期流程图，假设该指令的地址已放入,PC,中。并列出相应的微操作控制信号序列。,(2)“,SUB R1,，,R3,”,指令完成,(R3)-(R1)R3,的操作，画出其指令周期流程图，并列出相应的微操作控制信号序列。,39,