06实验六 计数器的设计与应用

,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,单击此处编辑母版标题样式,实验六,计数器的设计与应用,指导教师：孔洁,一、实验目的,熟悉中规模集成计数器的逻辑功能及使用方法,学习计数器的功能扩展,掌握任意进制计数器的设计方法,二,.,实验仪器及器件,实验设备：数字电路,KHD-2,型实验台,实验器件：,74LS00,、,74LS161,、,74LS32,、,74LS86,同步二进制计数器,异步二,-,八,-,十六进制计数器,同步十进制计数器,异步二,-,五,-,十进制计数器,三、实验原理,计数器各触发器的翻转不受同一个,CP,脉冲控制,异步,计数器,计数器各触发器的翻转受同一个,CP,脉冲控制,同步,计数器,74LS161,的逻辑功能示意图,74LS161,的管脚排列,集成四位同步二进制加法计数器,74LS161,各引脚功能符号的意义,：,D,0,D,3,：并行数据预置输入端,Q0Q3,：数据输出端,CT,P,、,CT,T,：计数控制端,CP,：时钟脉冲输入端（,）,CO,：进位端,：异步清除控制端（低电平有效）,：置数控制端（低电平有效）,74LS161,功能表,：异步置“,0”,功能。,波形图,0,0,0,0,1,0,1,0,CT,P,、,CT,T,是计数器控制端，其中一个为低电平，计数器保持原态。两者均为高电平，计数器才处于计数状态。,：同步并行置数控制端（低电平有效），,=0,，且,=1,时，,D0D3,上数据 被输出到,Q0Q3,。,、,、,CT,P,、,CT,T,均为高电平时，计数器处于计数状态，每输入一个,CP,脉冲，进行一次加法计数。,利用,161,实现任意进制加法计数器,1,）清零法,74LS161,是异步清零，根据设计要求写反馈清零函数,上式中：,“,M”,为所求计数器的模值，“,”,为反馈的二进制代码,例：采用清零法，用,161,设计一个模,11,的加法计数器,2,）置数法,当置数出初值为,0,时，,由于,74LS161,是同步置数，根据设计要求写反馈置数函数,“,M”,为计数器的模值。,例：采用置数法，用,161,设计一个,10,进制的加法计数器,返回,当置数的初值不为,0,时，画出所要求的全部状态，在最后一个状态取反馈使,LD,为,0,即可。,如：使用,74LS161,设计,4-9,的加法计数器。,0 1 2 3 4 5,0000,0001,0010,0011,0100,0101,74LS161,集成计数器的应用举例,反馈法,构成模,6,计数器的四种方法,例,1,：反馈置,0,法,0000,0001,0010,0011,0100,0101,由此可见，,N,进制计数器可以利用在（,N,-1,）时将 变为,0,的方法构成，这种方法称为,反馈置,0,法,。,0 1 2 3 4 5,例,2,：直接清,0,法,当计数器计到,6,时（状态,6,出现时间极短），,Q,2,和,Q,1,均为,1,，使 为,0,，计数器立即被强迫回到,0,状态，开始新的循环。,+,Vcc,6,0110,例,3,：反馈预置法,010001010110011110001001,当计数器计到状态,1001,时，进位端,C,为,1,，经非门为,0,，置数控制端,下一个时钟到来时，将,D,3 D0,端的数据,0100,送入计数器。此后又从,0100,开始计数一直计数到,1001,，又重复上述过程。这种方法称为反馈预置法。,= 0,例,4,：反馈预置法例二,001101000101011001111000,四、实验内容,验证,4,位二进制计数器,74LS161,的逻辑功能,要求：输出接四输入数码管,设计：用,74LS161,接成对应进制计数器,要求：分别用清零法和置数法实现,号进制,号进制,号进制,号进制,号进制,号进制,号进制,选做：设计一可变模计数器,要求：,M=0,时为进制,M=,时为进制,注意事项：,用置零法设计电路时一定要考虑有暂态的出现,计数脉冲接连续脉冲源,六,、思考题,用,74LS161,实现置数操作时，,RD,和,LD,应处于什么状态？置数操作是同步操作还是异步操作？,用,74LS161,实现模,N,（,N10,）计数器有那几种方法？,