重庆大学02实验二MSI译码器、数选器和全加器及其应用

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,一、实验目的,1、掌握MSI译码器和数选器的逻辑功能 和使用方法。,2 、熟悉MSI译码器、数选器的应用。,3、学习全加器、半加器的灵活应用.,实验二,MSI译码器、数选器和全加器及其应用,1,二、实验原理,1、译码器,概念,（特定含义：规则、顺序）,二进制代码,某种代码,译 码,编 码,译码器,编码器,2,译码输入，二进制编码0-7依次对应8个输出,1、 38译码器74LS138,八个输出端，低电平有效。,译码状态下，相应输出端为,禁止译码状态下，输出均为,S,1,、,使能输入,与,逻辑。,EN = 1（,EN=0 ，禁止译码，输出均为,) ，译码,A,0,A,2,3,使能端的两个作用：,（1）消除译码器输出尖峰干扰,EN端的正电平的出现在A,0,-A,2,稳定之后,EN端正电平的撤除在A,0,-A,2,再次改变之前,（2）逻辑功能扩展,避免A,0,-A,2,在变化过程中引起输出端产生瞬时负脉冲,4,八中选一数据选择器CT74LS151,八选一需,三位地址码,2、数据选择器,分类：二选一、四选一、八选一,5,全加器是实现,3,、,全加器的设计,全加器逻辑符号,全加器真值表,输入 输出,A,i,B,i,C,i,S,i,C,i+1,0 0 0 0 0,0 0 1 1 0,0 1 0 0 0,0 1 1 1 1,1 0 0 0 0,1 0 1 1 1,1 1 0 0 1,1 1 1 1 1,一位二进制数,一位二进制数,低位来的进位,相加,和,高位进位,6,（一）加法器的功能与分类,功能：,实现N位二进制数相加,按实现方法分类,：串行进位加法器、超前进位加法器,（,1）串行进位加法器,如图：用全加器实现4位二进制数相加。,低位全加器进位输出,高位全加器进位输入,7,（2）超前进位加法器,进位位直接由加数、被加数和最低位进位位CI,0,形成。,8,加法器的逻辑符号:,加数,被加数,和,低位进位,进位,返回,芯片引脚图P309,9,应用,N位加法运算、代码转换、减法器、十进制加法,例1.,试用四位加法器实现8421BCD码至余3BCD码的转换。,解：余3码比8421码多3，因此：,A,3,-A,0,：8421码,B,3,-B,0,：0011（3）,CI,0,：0,返回,10,三、实验仪器及器材,仪器：,数字逻辑电路实验箱,存储式数字示波器,函数发生器,器材：,74LS138 三八译码器（P308） 1个,74LS151 八选一数选器（P308） 1个,74LS283 四位二进制全加器（P309） 1个,11,四、实验任务,1、译码器74LS138逻辑功能测试；,2、数选器74LS151逻辑功能测试；,3、,全加器74LS283逻辑功能测试；,；,4、,利用,全加器74LS283,实现BCD码到余3码的转换,。,12,实验结果为功能异常时，要学会自己找原因：,1、确认每根要使用的线都没断；,2、本次实验的每个芯片都要单独验证功能是否正常；,3、检查系统连接是否完全是按照了要求的原理图,校正好示波器的2个输入通道信号的显示（标准信号）,为了便于观察输出信号是否与输入信号同相，应将输入信号（函数发生器信号）接示波器的一个引入端，输出信号（ 接示波器的另一个引入端。,实验前的提示,13,五、实验报告要求,1、画出实验电路，画出波形图对比，并标上对应的地址码和输入输出端。,2、按实验要求列表，记录实验数据和真值 表，对实验结果进行分析。,3、对实验中发现的问题进行讨论。,14,六、实验预习要求,集成触发器及其应用,15,1、译码器逻辑功能测试,返回,16,2、数据选择器逻辑功能测试,八选一数据选择器,CT74LS151,返回,17,返回,18,