09年“计算机组成原理”统考试题分析

,单击此处编辑母版标题样式,*,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,09年“计算机组成原理统考试题结构分析,北京邮电大学 白中英,一、单项选择题12小题，每题2分，共24分,第1章 计算机系统概论1,第2章 运算方法与运算器2,第3章 存储系统3,第4章 指令系统2,第5章 中央处理机2,第6章 总线系统1,第8章 I/O系统1,二、综合应用题两大题，共21分,43题8分分析计算题中断与DMA：涉及第5、6、8章,44题11分设计题指令周期设计：涉及第2、3、4、5章,三、第,44,题解析,1、题目要求1插入数据通路图与条件,三、第,44,题解析,三、第,44,题解析,三、第,44,题解析,2、分析,1数据通路组成运算器、存储器、总线、指令系统、CPU,2指令周期、CPU周期、时钟周期的概念,3机器指令 ADD (R1),R0的含义：(R0) + (R1) (R1),4指令周期流程图设计插图,5指令执行阶段执行周期控制信号列表插表,三、第,44,题解析,4,指令周期,流程图设计,5指令执行阶段执行周期控制信号列表,2021年北邮学生统考数据,参加统考人数报名北邮计算机学院144人,1、单项选择题24分，由答题卡阅卷统分成绩不知,2、第43题分析计算题8分：总分值38人，平均分5.9分,3、第44题设计题13分：总分值42人，平均分10.5分,五条根本经验,1、有一套好的教材主教材发行量97万册，全国有400余所院校选用,?计算机组成原理第四版立体化教材?，国家级精品课程教材，科学出版社，2021年,?计算机组成原理解题指南第四版?，国家级精品课程教材，科学出版社，2021年,主教材 副教材,五条根本经验,2、有一台好的教学仪器国家专利，白中英设计，清华大学科教仪器厂生产，2005,孔子曰：“学而时习之，不亦乐乎！,理论教学与实践教学并举16学时课程实验，2周时课程设计,举例：第44大题参加过课程设计的42位同学均得总分值；未参加课程设计的3名同学得0分。,TEC-5,数字逻辑与计算机组成实验系统,五条根本经验,3、有一个好的心理状态心中有数,四门课程组成一份卷子，难度不会大,150分卷子中：选择题80分考查根本概念综合题70分考查分析和解决问题能力,五条根本经验,4、把握好指导思想8字方针,全面复习应对选择题，涉及每一章,重点掌握应对综合题，涉及重点章,四个重点：第2章、第3章、第5章、第8章,重点中的重点：第5章CPU,五条根本经验,5,、,把握好试题内容和类型,试题内容：依据考试大纲,试题题型：选择、证明、计算、分析、设计,谢谢！,白中英,b,一、单项选择题12小题，每题2分，共24分,1.,冯,诺依曼计算机中指令和数据均以二进制形式存放在存储器中，,CPU,区分它们的依据是,A.,指令操作码的译码结果,B.,指令和数据的寻址方式,C,.,指令周期的不同阶段,D.,指令和数据所在的存储单元,2.,一个,C,语言程序在一台,32,位机器上运行。程序中定义了三个变量,x,，,y,和,z,，其中,x,和,z,为,int,型，,y,为,short,型。当,x=127,，,y=-9,时，执行赋值语句,z=x+y,后，,x,，,y,和,z,的值分别是,A.x=0000007FH,，,y=FFF9H,，,z=00000076HB.x=0000007FH,，,y=FFF9H,，,z=FFFF0076H C.x=0000007FH,，,y=FFF7H,，,z=FFFF0076H,D,.x=0000007FH,，,y=FFF7H,，,z=00000076H,3.浮点数加、减运算过程一般包括对阶、尾数运算、规格化、舍入和判溢出等步骤。设浮点数的阶码和尾数均采用补码表示，且位数分别为5和7位均含2位符号位。假设有两个数x=27*29/32，y=25*5/8，那么用浮点加法计算x+y的最终结果是D. 发生溢出,4.某计算机的Cache共有16块，采用2路组相联映射方式即每组2块。每个主存块大小为32字节，按字节编址。主存129号单元所在主存块应装入到的Cache组号是A. 0B. 1C. 4D. 6,6.某机器字长16位，主存按字节编址，转移指令采用相对寻址，由两个字节组成，第一字节为操作码字段，第二字节为相对位移量字段。假定取指令时，每取一个字节PC自动加1。假设某转移指令所在主存地址为2000H，相对位移量字段的内容为06H，那么该转移指令成功转以后目标地址是A. 2006HB. 2007HC. 2021HD. 2021H,7.以下关于RISC的表达中，错误的选项是A. RISC普遍采用微程序控制器B. RISC大多数指令在一个时钟周期内完成C. RISC的内部通用存放器数量相对CISC多D. RISC的指令数、寻址方式和指令格式种类相对CISC少,8.某计算机的指令流水线由四个功能段组成，指令流经各功能段的时间忽略各功能段之间的缓存时间分别是90ns、80ns、70ns和60ns，那么该计算机的CPU时钟周期至少是A. 90ns B. 80ns C. 70ns D. 60ns,9.,相对于微程序控制器，硬布线控制器的特点是,A.,指令执行速度慢，指令功能的修改和扩展容易,B.,指令执行速度慢，指令功能的修改和扩展难,C.,指令执行速度快，指令功能的修改和扩展容易,D,.,指令执行速度快，指令功能的修改和扩展难,10.假设某系统总线在一个总线周期中并行传输4字节信息，一个总线周期占用2个时钟周期，总线时钟频率为10MHz，那么总线带宽是A. 10MB/s B. 20MB/s C. 40MB/s D. 80MB/s,11.假设某计算机的存储系统由Cache和主存组成。某程序执行过程中访存1000次，其中访问Cache缺失未命中50次，那么Cache的命中率是A. 5% B. 9.5%C. 50% D. 95%,12.以下选项中，能引起外部中断的事件是A. 键盘输入B. 除数为0 C. 浮点运算下溢 D. 访存缺页,某计算机的CPU主频为500MHz，CPI为5即执行每条指令平均需5个时钟周期。假定某外设的数据传输率为0.5MB/s，采用中断方式与主机进行数据传送，以32位为传输单位，对应的中断效劳程序包含18条指令，中断效劳的其他开销相当于2条指令的执行时间。请答复以下问题，要求给出计算过程。,在中断方式下，CPU用于该外设I/O的时间占整个CPU时间的百分比是多少？2.5%,当该外设的数据传输率到达5MB/s时，改用DMA方式传送数据。假定每次DMA传送块大小为5000B，且DMA预处理和后处理的总开销为500个时钟周期，那么CPU用于该外设I/O的时间占整个CPU时间的百分比是多少？假设DMA与CPU之间没有访存冲突0.1%,计算机学科专业根底综合考试大纲之计算机组成原理,【考查目标】1. 理解单处理器计算机系统中各部件的内部工作原理、组成结构以及相互连接方式，具有完整的计算机系统的整机概念。2. 理解计算机系统层次化结构概念，熟悉硬件与软件之间的界面，掌握指令集体系结构的根本知识和根本实现方法。3. 能够运用计算机组成的根本原理和根本方法，对有关计算机硬件系统中的理论和实际问题进行计算、分析，并能对一些根本部件进行简单设计。,一、 计算机系统概述,一 计算机开展历程,二 计算机系统层次结构1. 计算机硬件的根本组成2. 计算机软件的分类3. 计算机的工作过程,三 计算机性能指标吞吐量、响应时间；CPU时钟周期、主频、CPI、CPU执行时间；MIPS、MFLOPS。,二、 数据的表示和运算,一 数制与编码1. 进位计数制及其相互转换 2. 真值和机器数3. BCD码 4. 字符与字符串5. 校验码,二 定点数的表示和运算1. 定点数的表示无符号数的表示；有符号数的表示。2. 定点数的运算定点数的位移运算；原码定点数的加/减运算；补码定点数的加/减运算；定点数的乘/除运算；溢出概念和判别方法。,三 浮点数的表示和运算1. 浮点数的表示浮点数的表示范围；IEEE754标准2. 浮点数的加/减运算,四 算术逻辑单元ALU1. 串行加法器和并行加法器2. 算术逻辑单元ALU的功能和机构,二、 数据的表示和运算续,三、 存储器层次机构,一 存储器的分类,二 存储器的层次化结构,三 半导体随机存取存储器1. SRAM存储器的工作原理2. DRAM存储器的工作原理,四 只读存储器,五 主存储器与CPU的连接,六 双口RAM和多模块存储器,三、 存储器层次机构 续,七 高速缓冲存储器Cache1. 程序访问的局部性原理2. Cache的根本工作原理3. Cache和主存之间的映射方式4. Cache中主存块的替换算法5. Cache写策略,八 虚拟存储器1. 虚拟存储器的根本概念2. 页式虚拟存储器3. 段式虚拟存储器4. 段页式虚拟存储器5. TLB快表,四、 指令系统,一 指令格式1. 指令的根本格式2. 定长操作码指令格式3. 扩展操作码指令格式,二 指令的寻址方式1. 有效地址的概念2. 数据寻址和指令寻址3. 常见寻址方式,三 CISC和RISC的根本概念,五、 中央处理器CPU,一 CPU的功能和根本结构,二 指令执行过程,三 数据通路的功能和根本结构,四 控制器的功能和工作原理1. 硬布线控制器 2. 微程序控制器微程序、微指令和微命令；微指令格式；微命令的编码方式；微地址的形式方式。,五 指令流水线1. 指令流水线的根本概念2. 超标量和动态流水线的根本概念,六、 总线,一 总线概述1. 总线的根本概念2. 总线的分类3. 总线的组成及性能指标,二 总线仲裁1. 集中仲裁方式2. 分布仲裁方式,三 总线操作和定时1. 同步定时方式2. 异步定时方式,四 总线标准,七、 输入输出I/O系统,一 I/O系统根本概念,二 外部设备1. 输入设备：键盘、鼠标2. 输出设备：显示器、打印机3. 外存储器：硬盘存储器、磁盘阵列、光盘存储器,三 I/O接口I/O控制器1. I/O接口的功能和根本结构2. I/O端口及其编址,四 I/O方式1. 程序查询方式2. 程序中断方式中断的根本概念；中断响应过程；中断处理过程；多重中断和中断屏蔽的概念。3. DMA方式DMA控制器的组成；DMA传送过程。4. 通道方式,七、 输入输出I/O系统续,2021年计算机学科专业根底综合试题之计算机组成原理,1.以下选项中，能缩短程序执行时间的措施是：.提高CPU时钟频率.优化数据通路结构.对程序进行编译优化A.仅和B.仅和C.仅和D.、和,2.假定有4个整数用8位补码分别表示为r1=FEH，r2=F2H，r3=90H，r4=F8H。假设将运算结构存放在一个8位存放器中，那么以下运算中会发生溢出的是A.r1r2B. r2r3C. r1r4D. r2r4,3.假定用假设干个2K4位的芯片组成一个8K8位的存储器，那么地址0B1FH所在芯片的最小地址是A.0000HB.0600HC.0700HD.0800H,4以下有关RAM和ROM的表达中，正确的选项是.RAM是易失性存储器，ROM是非易失性存储器.RAM和ROM都采用随机存取方式进行信息访问.RAM和ROM都可用作Cache.RAM和ROM都需要进行刷新A.仅和B.仅和C.仅、和D.仅、和,5.以下存放器中，汇编语言程序员可见的是A.存储器地址存放器MARB.程序计数器PCC.存储器数据存放器MDRD.指令存放器IR,6.以下选项中，不会引起指令流水线阻塞的是A.数据旁路转发B.数据相关C.条件转移D.资源冲突,7.以下选项中的英文缩写均为总线标准的是A.PCI、CRT、USB、EISAB.ISA、CPI、VESA、EISAC.ISA、SCSI、RAM、MIPSD.ISA、EISA、PCI、PCI-Express,8.单级中断系统中，中断效劳程序内的执行顺序是.保护现场.开中断.关中断.保存断点.中断事件处理.恢复现场.中断返回A. B. C. D. ,9.假定一台计算机的显示存储器用DRAM芯片实现，假设要求显示分辨率为16001200，颜色深度为24位，帧频为85Hz，显存总带宽的50%用来刷新屏幕，那么需要的显存总带宽至少约为A.245MbpsB.979MbpsC.1958MbpsD.7834Mbps,10.,某计算机字长,16,位，主存地址空间大小为,128KB,，按字编址。采用单字长指令格式，指令各字段定义如下：,转移指令采用相对寻址方式，相对偏移量用补码表示。寻址方式定义如下：,请答复以下问题：,(1)该指令系统最多可有多少条指令？该计算机最多有多少个通用存放器？存储器地址存放器MAR和存储器数据存放器MDR至少各需要多少位？,(2)转移指令的目标地址范围是多少？,(3)假设操作码0010B表示加法操作助记符为add，存放器R4和R5的编号分别为100B和101B，R4的内容为1234H，R5的内容为5678H，地址1234H中的内容为5678H，地址5678H中的内容为1234H，那么汇编语句“add R4，R5+逗号前为源操作数，逗号后为目的操作数对应的机器码是什么用十六进制表示？该指令执行后，哪些存放器和存储单元中的内容会改变？改变后的内容是什么？,2021年真题,1.以下选项中，描述浮点数操作速度指标的是A.MIPSB.CPIC.IPCD.MFLOPS,2.float型数据通常用IEEE754单精度浮点数格式表示。假设编译器将float型变量x分配在一个32位浮点存放器FR1中，且x=-8.25，那么FR1的内容是A.C1040000HB.C2420000HC.C1840000HD.C1C20000H,3.以下各类存储器中，不采用随机存取方式的是A.EPROMB.CDROMC.DRAMD.SRAM,4.某计算机存储器按字节编址，主存地址空间大小为64MB，现用4M*8位的RAM芯片组成32MB的主存储器，那么存储器地址存放器MAR的位数至少是A.22位B.23位C.25位D.26位,5.偏移寻址通过将某个存放器内容与一个形式地址相加而生成有效地址。以下寻址方式中，不属于偏移寻址方式的是A.间接寻址B.基址寻址C.相对寻址D.变址寻址,6.在系统总线的数据线上，不可能传输的是A.指令B.操作数C.握手信号D.中断类型号,7.以下给出的指令系统特点中，有利于实现指令流水线的是.指令格式规整且长度一致.指令和数据按边界对齐存放.只有Load/Store指令才能对操作数进行存储访问A.仅、 B.仅、 C.仅、 D. 、 、 ,