资源描述
单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,第,16,章 半导体存储器与可编程逻辑器件,2010.03,16.3 随机存储器,16.3.1 静态RAM的结构和工作原理,16.3.2,集成,RAM,1,RAM是Random Access Memory的缩写，通常称为,随机存储器,，也称为,读写存储器,。它的特点是在工作过程中，数据可以随时写入和读出，使用灵活方便，但所存数据在断电后消失。 RAM按着工作原理分为:,1. 静态随机存储器SRAM：只要不断电，数据不丢失,2. 动态随机存储器DRAM：通电时要不断对存储的数,据进行,刷新,，否则数据丢,失,2,RAM,电路由地址译码器、存储矩阵和读/写控制电路组成，,RAM,的读、写操作由读/写控制电路管理。,RAM,的核心是基本存储单元，其结构有双极型和,MOS,型两种，双极型的已经很少使用。,16.3.1 静态RAM的结构和工作原理,16.3.1.1 存储矩阵,SRAM的存储矩阵由许多存储单元构成，每个存储单元存放一位二进制码，“0”或“1”。与ROM 存储单元不同的是，RAM存储单元的数据不是预先固定的，而是由外部的信息决定的。要存储这些信息，RAM存储单元必须用具有记忆功能的电路，如触发器等电路构成。,3,RAM,电路由地址译码器、存储矩阵和读/写控制电路组成，,RAM,的读、写操作由读/写控制电路管理。,RAM,的核心是基本存储单元，其结构有双极型和,MOS,型两种，双极型的已经很少使用。,16.3.1 静态RAM的结构和工作原理,RAM电路由,地址译码器,、,存储矩阵,和,读-写控制电路,组成。如图16.3.1所示,RAM中的核心是存储单元，其结构有双极型和MOS型两种。,图16.3.1 RAM的结构框图,4,地址译码器是最小项译码器，也称为N中取一译码器，一个地址码对应一条字线。当某条字线被选中时，与该字线相联系的存储单元就与数据线相通，以便实现读取数据或写入数据。,图16.3.1 RAM的结构框图,5,SRAM的存储矩阵由许多存储单元构成，每个存储单元存放一位二进制码，“0”或“1”。 SRAM的存储单元与ROM 存储单元类似，但不同的是，RAM存储单元的数据不是预先固定的，而是由外部信息根据工作需要随时写入的。要存储这些信息，RAM存储单元必须用具有记忆功能的电路，如触发器等电路构成。,6,当一个地址码选中相应的存储单元时，是读还是写，可采用高电平或低电平作为读写控制信号。当 时 ，执行,读,操作，RAM将存储矩阵中的内容送到,I,/,O,端；,当时 ，执行,写,操作，RAM将输入/输出端上的输入数据写入存储矩阵。在同一时间内不可能同时执行读/写指令，读和写的功能只能一项一项地执行。因此可以将输入线和输出线合用一条双向数据线（,I,/,O,），利用读/写控制信号和读/写控制电路，通过,I,/,O,线读出或写入数据。,7,当所要存储的信息量大于,RAM,的存储容量时，往往把多片,RAM,组成一个容量更大的存储器，以满足实际工作的需要。扩容后每次只与其中的一片或几片交换信息，这种信息的交换就是通过片选控制端 进行控制的。,当 =L时，表示该片RAM被选中，处于读或写的工作状态；未被选中者 =H，输入,/,输出端均处于高阻态，虽然挂接在总线上，也不能进行数据交换。,8,16.3.2,集成,RAM,以MOTOROLA公司生产的MCM6264为例，说明RAM的使用情况。图16.3.4为MCM6264的管脚图。其中A,12, A,0,为13根地址线，容量2138 bit=64k；,DQ,7,DQ,0,为8位写入读出数据线，,E,1,、,E,2,为片选端；,G,、,W,为读写控制端。功能表见表16.3。,图16.3.4 6264管脚图,9,
展开阅读全文