信的产生课件

,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,电子测量原理,第,59,页,第,8,章 信号的产生,8.1,信号源概述,8.2,正弦、脉冲及函数发生器,8.3,锁相频率合成信号的产生,8.4,直接数字合成技术,8.5,合成信号源简介,8.1,信号源概述,信号源的作用和组成,信号源的分类,正弦信号源的性能指标,8.1.1,信号源在电子测量中的作用和组成,1.,信号源的作用,信号源是能够产生不同频率、不同幅度的规则或不规则波形的信号发生器。,信号源的用途主要有以下三方面：, 激励源。,信号仿真。,标准信号源。,2.,信号源的组成,信号输出,主振器,缓冲,调制,输出,电 源,监测,信号发生器结构框图,8.1.2,信号源的分类,1.,按频率范围 大致可分为六类：,超低频信号发生器,0.0001Hz,1000Hz,；,低频信号发生器,1Hz,1MHz,；,视频信号发生器,20Hz,10MHz,；,高频信号发生器,200KHz,30MHz,；,甚高频信号发生器,30KHz,300MHz,；,超高频信号发生器,300MHz,以上。,2.,按输出波形,大致可分为：,正弦波形发生器；,脉冲信号发生器；,函数信号发生器；,噪声信号发生器。,3.,按照信号发生器的性能指标,可分为：,一般信号发生器；,标准信号发生器；,8.1.3,正弦信号源的性能指标,1.,频率特性,（,1,）频率范围,（,2,）频率准确度,（,3,）频率稳定度,2.,输出特性,（,1,）输出电平范围。,（,2,）输出电平的频响,（,3,）输出电平准确度,（,4,）输出阻抗,（,5,）输出信号的非线性失真系数和频谱纯度。,3.,调制特性,调制特性的恒量指标主要包括调制频率，调幅系数，最大频偏，调制线性等。,1.,低频信号发生器,低频信号发生器频率范围一般为,20Hz,20KHz,，故又称音频信号发生器,8.2,正弦、脉冲及函数发生器,8.2.1,正弦信号发生器,主振级,缓冲,放大,电平,控制,功率,放大,衰减器,阻抗,变换,电平调节,波段,调节,频率,细调,电平指示,低频信号发生器组成原理,2.,高频信号发生器,高频信号发生器输出频率范围一般在,300KHz,1GHz,，大多数具有调幅，调频及脉冲调制等功能,输出,主振级,波段,选择,频率,细调,缓冲,调制级,输出级,调制振荡器,监测器,外调制,输入,高频信号发生器原理框图,8.2.2,脉冲信号发生器,常见的脉冲信号有矩形、锯齿形、阶梯形、钟形和数字编码序列等 ：,u,t,o,（,a,）矩形波,u,t,o,（,b,）锯齿波,u,t,o,（,c,）阶梯波,u,t,o,（,d,）钟形脉冲,u,t,o,（,e,）数字编码序列,常见的脉冲信号,脉冲发生器的分类（根据用途和产生脉冲的方法）：通用脉冲发生器、快速（广谱）脉冲发生器、函数发生器、数字可编程脉冲发生器及特种脉冲发生器等。,1.,通用脉冲发生器,通用脉冲发生器能够满足一般测试的要求，能够调节脉冲重复频率、脉冲宽度、输出幅度及极性等。,输出,脉宽，上升,/,下降沿,控制,主振级,同步放大,延时级,脉冲形成,输出级,同步脉冲输出,外同步,触发输入,外触发,同步脉冲输出,脉冲信号发生器组成原理,2.,快速（广谱）脉冲发生器,在时域测试中，快速脉冲信号发生器用来提供广谱的激励信号，尤其在微波网络、宽带元器件的时域测试中，脉冲信号发生器相当于频域测试中的扫频信号源。,快速脉冲信号的产生技术主要有：水银开关脉冲发生器、雪崩晶体管脉冲发生器、阶跃恢复二极管脉冲发生器以及隧道二极管脉冲发生器等。,V,D,R,C,R,O,K,R,L,水银开关脉冲发生器原理,50mV/DIV,30dB,1 ns/DIV,(a),0,-40dB,0,1,2,3GHz,(b),过度持续时间为,1ns,的脉冲发生器前沿及其频谱,50mV/DIV,100 ps/DIV,(a),0,-40dB,0,10,20,30GHz,(b),隧道二极管脉冲发生器前沿及其频谱,例如一个前沿上升时间为,1ns,的脉冲，其可用频谱分量为,1GHz,，而隧道二极管脉冲发生器产生的脉冲前沿上升时间快达,15ps,，则其可用频谱可以高达,30GHz,。,8.2.3,函数信号发生器,1.,多波形信号发生原理,方波三角波发生器,C,双稳态电路,VC,2,V,2,VC,1,A,W,R,U,1,I,1,U,2,B,方波、三角波发生器原理框图,V,1,设充放电电流为,I,，输出三角波的频率为,f,sc,，则：,正弦波形成电路,u,t,i,u,st,u,sc,t,分段折线逼近波形综合,其电路实现原理如下图所示。,分段逼近波形综合电路,+E,-E,R,0,R,1,R,2,R,3,R,4,R,5,R,6,R,1A,R,2A,R,3A,R,4A,R,5A,R,6A,R,7A,R,7B,R,6B,R,5B,R,4B,R,3B,R,2B,R,1B,Vi,Vo,D,1A,D,1B,D,2A,D,3A,D,4A,D,5A,D,6A,D,2B,D,3B,D,4B,D,5B,D,6B,锯齿波形成电路,u,t,（,a,）,u,t,（,b,）,t,u,（,c,）,t,u,（,d,）,锯齿波的获得原理,锯齿波可以通过方波与三角波而获得，将下图中（,a,）所示三角波与图（,b,）所示方波直接叠加就可得到图（,c,）所示的交错锯齿波，再经过全波整流，就得到了图（,d,）所示的锯齿波。,2.,函数发生器的性能和组成,函数发生器能输出方波，三角波，锯齿波，正弦波等波形，具有较宽的频率范围（,0.1Hz,几十,MHz,）及较稳定的频率。,频率控制网络,三角波,缓冲器,正弦波综合及缓冲,正恒,流源,负恒,流源,比较器,方波,缓冲器,外部频率控制,函数,选择,及其,它波,形产生,输出放大,输出滤波,直流,补偿,积分,电路,函数发生器基本组成原理,8.3,锁相频率合成信号的产生,频率合成原理,频率的代数运算是通过倍频、分频及混频技术来实现。,8.3.1,频率合成的基本概念,频率,1,输出,石英晶体,代数运算,（加、减、乘、除）,频率合成原理,频率,n,输出,基准频率,2.,频率合成分类及特点,直接频率合成,通过频率的混频、倍频和分频等方法来产生一系列频率信号并用窄带滤波器选出，下图是其实现原理。,晶振,谐波发生器（倍频）,分频（,10,）,8MHz,混频（,+,）,混频（,+,）,2MHz,滤波,分频（,10,）,2.8MHz,滤波,0.28MHz,分频（,10,）,混频（,+,）,滤波,6MHz,6.28MHz,0.628MHz,3MHz,3.628MHz,直接式频率合成原理框图,1MHz,1MHz,9MHz,优点：,频率切换迅速，相位噪声很低。,缺点：电路硬件结构复杂，体积大，价格昂贵，不便于集成化。,锁相式频率合成,一种间接式的频率合成技术。它利用锁相环（,PLL,）把压控振荡器（,VCO,）的输出频率锁定在基准频率上，这样通过不同形式的锁相环就可以在一个基准频率的基础上合成不同的频率。,优点：易于集成化，体积小，结构简单，功耗低，价格低等优点。,缺点：频率切换时间相对较长，相位噪声较大。,直接数字合成（,DDS,）,是基于取样技术和数字计算技术来实现数字合成，产生所需频率的正弦信号,优点：能实现快捷变和小步进，且集成度高，体积小,缺点：频率上限较低，杂散也较大。,3.,频率合成技术的发展,各种频率合成方式的综合,:,直接式、间接（锁相环）式和直接数字式频率合成技术都有其优缺点 ，单独使用任何一种方法，很难满足要求。因此可将这几种方法综合应用，特别是,DDS,与,PLL,的结合,可以实现快捷变，小步进及较高的频率上限。,8.3.2,锁相环（,PLL,）的基本概念,1.,锁相环基本工作原理及性能,锁相环是一个相位环负反馈控制系统。该环路由鉴相器（,PD,）、环路滤波器（,LPF,）、电压控制振荡器（,VCO,）及基准晶体振荡器等部分组成 。,锁相环控制系统原理图,f,r,V,r,VCO,PD,LPF,V,o,f,O,V,d,锁相环的主要性能指标,:,同步带宽,：锁定条件下输入频率所允许的最大变化范围,捕捉带宽,：环路最终能够自行进入锁定状态的最大允许的频差,环路带宽,:,锁相环的频率特性具有低通滤波器的传输特性，其高频截止频率称为环路带宽。,2.,锁相环的基本形式,倍频式锁相环,倍频环实现对输入频率进行乘法运算，主要有两种形式：谐波倍频环和数字倍频环,（,a,） 谐波倍频环,VCO,PD,LPF,f,O,=Nf,i,f,i,谐波,形成,Nf,i,f,o,=Nf,i,（,b,）数字倍频环,VCO,PD,LPF,f,i,N,倍频式锁相环原理图,f,i,N,PLL,Nf,i,（,c,）倍频环简化图,分频式锁相环,分频环实现对输入频率的除法运算，与倍频环相似，也有两种基本形式。,分频式锁相环原理图,VCO,PD,LPF,f,o,=f,i,/N,f,i,N,（,b,）数字分频环,VCO,PD,LPF,f,o,=f,i,/N,f,i,谐波,形成,（,a,）谐波分频环,f,i,N,PLL,f,o,=f,i,/N,（,c,）分频环简化图,混频式锁相环,混频环实现对频率的加减运算,PD,LPF,VCO,M,（）,f,i1,f,i2,f,o,+f,i2,（,b,）相减混频环,PD,LPF,VCO,M,（）,f,i1,f,i2,f,o,= f,i1,+ f,i2,f,o,-f,i2,（,a,）相加混频环,f,o,= f,i1,- f,i2,混频锁相环,+,PLL,f,i1,f,i2,f,o,= f,i1,+ f,i2,-,PLL,f,i1,f,i2,f,o,= f,i1,- f,i2,（,c,）相加环简化图,（,d,）相减环简化图,多环合成单元,单环合成单元存在频率点数目较少，频率分辨率不高等缺点，所以一个合成式信号源都是由多环合成单元组成,f,o,= Nf,i1,+ f,i2,3400,5100,KHz,10KHz,PD2,LPF2,VCO2,M,（）,f,i2,f,i1,f,o,-Nf,i1,Nf,i1,内插振荡器,环,1,环,2,倍频环,加法混频环,（,a,） 双环合成器原理结构框图,100,110KHz,N,PLL,Nf,i1,+,PLL,f,i1,f,i2,f,o,=N f,i1,+ f,i2,（,b,） 双环合成器简化结构框图,双环合成器原理结构图,VCO1,PD1,LPF1,谐波,形成,实例分析：十进频率合成器,该频率合成器中采用了十进锁相合成单元，输出频率是采用十进数字盘来选择，它可以提供更高的输出频率准确度。目前十进频率合成器已作为一个标准频率源而获得广泛应用。,（,1,）十进频率合成器组成,五个,DS-1,合成单元串接起来，其输出频率被送到合成单元,DS-2,，得到输出频率为,21,22MHz , DS-2,的输出加到合成单元,DS-4,，得到输出频率为,101,122MHz ,合成单元,DS-3,输出为,101,92MHz,，,DS-3,与,DS-4,的输出频率加到混频器,M,进行相减，最后得到,200Hz,30MHz,的输出频,DS-1,0-9,1Hz,DS-1,0-9,10Hz,DS-1,0-9,100Hz,DS-1,0-9,1KHz,DS-1,0-9,10KHz,DS-2,0-9,100,KHz,DS-4,0-2,10MHz,DS-3,0-2,1MHz,21,22,MHz,1.2,1.3,MHz,1.2,1.3,MHz,1.2,1.3,MHz,1.2,1.3,MHz,1.2,1.3,MHz,内插振荡器,0,1Hz,1.2,1.3MHz,9MHz,100KHz,M,（,-,）,101,92MHz,101,122,MHz,200Hz,30MHz,5MHz,9MHz,1MHz,100KHz,2.5MHz,S1,S2,S3,S4,S5,十进锁相式频率合成器组成框图,(2),十进锁相合成单元,VCO,PD,LPF,1.8,2.7,MHz,100KHz,谐波,形成,Nf,i,DS-1,原理框图,M1,（）,M2,（）,9MHz,1.2,1.3MHz,基准,后一位合成单元,10.2,10.3MHz,10,12,13,MHz,1.2,1.3,MHz,倍频环,1,）,DS-1,合成单元,2,）,DS-2,合成单元,VCO,PD,LPF,1.8,2.7,MHz,100KHz,谐波,形成,Nf,i,DS-2,原理框图,M1,（）,M2,（）,9MHz,1.2,1.3MHz,基准,“10KHz”,单元输出,19.2,19.3MHz,21,22MHz,倍频环,2,18MHz,3,）,DS-3,合成单元,VCO,PD,LPF,101,92,MHz,1MHz,谐波,形成,Nf,i,DS-3,原理框图,倍频环,f,i,4,）,DS-4,合成单元,PD,LPF,VCO,M,（）,DS-2,的输出,0,：,80MHz,加法混频环,21,22MHz,101,122MHz,DS-4,原理框图,基准,倍频环,5MHz,VCO,PD,LPF,谐波,形成,1,：,90MHz,2,：,100MHz,（,3,）输出频率的连续调节,为了使输出频率连续可调，频率合成器中加入了一个内插振荡器,VCO,PD,LPF,1.2,1.3,MHz,100KHz,谐波,形成,内插振荡器组成框图,基准,1,2,S,+,P,当选择开关,S,置于,1,时，内插振荡器是一个倍频环，它输出一个,1.2MHz,的固定点频，此时频率合成器只能输出离散频率。,当内插振荡器的开关,S,置于,2,时，,VCO,就作为一个频率连续可调的振荡器工作，调节电位器,P,，改变,VCO,的偏压，可使它的输出在,1.2MHZ,1.3MHZ,之间连续变化。,8.3.3,提高频率分辨力的锁相合成技术,1,提高频率分辨力的技术途径,频率增量越小，转换时间越长，转换时间的计算一般采用经验公式,8.9,。,在保证转换时间不便的前提下，提高频率分辨力的途径主要有：,多环频率合成法；小数分频法。,2,多环频率合成法,下面是一个三环锁相频率合成器原理框图,三环,PLL,合成器,VCO,B,PD,B,LPF,B,f,B,f,i,N,B,M,VCO,C,PD,C,LPF,C,BPF,f,o,VCO,A,PD,A,LPF,A,+,N,A,f,A,N,A,PLL,+,PLL,M,N,B,PLL,f,i,f,o,三环合成器简化框图,f,B,f,A,环,A,输出频率为,:,环,B,的输出频率为,:,由环,C,有：,因此，合成器的输出频率为 ：,3,小数分频法,小数分频是通过可变分频和多次平均的办法实现,例如要实现,4.3,的小数分频，只要在,10,次分频中作,7,（即,10-3,）次除,4,，,3,次除,5,就可以得到。又如，要实现,7.32,的小数分频，只要在每,100,次分频中作,68,（,100-32,）次除,7,，,32,次除,8,即可。,VCO,PD,LPF,u,i,f,i,N,f,o,N,存储器,F,存储器,u,o,脉冲,删除,接口,小数分频实现电路图,OVF,ACCU,例,:,分频比为,4.3,的实现过程,若分频比为,4.3 ,则在输入信号的,10,个周期内，输出信号为,43,个周期。每一次循环过程中，在,u,i,各周期内，累加器的值和其分频系数如表,8-1,所示。,序号,1,2,3,4,5,6,7,8,9,10,累加值,0.3,0.6,0.9,0.2,0.5,0.8,0.1,0.4,0.7,0,分频,系数,4,4,4,5,4,4,5,4,4,5,表,8-1,输入信号每周期内的分频系数和累加值（分频比为,4.3,）,小数分频电路的改进,小数分频时,输入输出频率之比不是整数,使得鉴相器的输出出现阶梯电压变化，这个电压加到,VCO,上会使得合成器频谱变差。同时累加值（累加器,ACCU,中的存数）恰好也是与其一致的阶梯变化，因此将该数据进行,D/A,转换后加到,PD,的输出端就可以抵消该变化。,VCO,PD,LPF,u,r,f,r,N,DAC,f,o,N,存储器,F,存储器,u,o,脉冲,删除,接口,改进的小数分频实现电路图,+,OVF,ACCU,-,8.3.4,扩展频率上限的锁相合成技术,扩展频率上限的方法,:,前置分频器法,;,多模分频器法。,1,前置分频器法,前置分频法是在反馈回路加一个前置的固定分频器，先将输出频率进行固定模数为的分频，然后再送到可编程分频器进行可变的分频。,前置分频锁相频率合成器,PD,LPF,VCO,N,M,模数控制,f,i,f,o,f,d,该方法使频率上限提高了,M,倍，但频率分辨力下降了,M,倍,。,2,多模分频锁相频率合成技术,多摸分频器,:,模值（分频比）可以在多个固定的值上改变的分频器,多模分频器的最高工作频率虽不如固定的前置分频器高，但比可变分频器高得多。,PD,LPF,VCO,N,1,N,2,V/V+1,f,i,f,o,变模分频器,模式控制,双模分频锁相频率合成器,置初值,N,1,输出到鉴相器的一个参考周期中，包含的,VCO,输出信号的周期数,N,为,:,在锁相环锁定的情况下 ，合成器输出频率为：,此时双模分频器的工作频率为：,f,o,分频器,的工作频率为：,fo,v,分频器,的工作频率为：,fo,（,v,）,由上式可知，当,变化时，,f,o,变化为,f,i,，即输出频率分辨力为,f,i,因此在保持频率分辨力不变的前提下提高了合成器的最大输出频率。,8.,直接数字合成技术,DDS,组成原理,直接数字合成（,Direct Digital Synthesis,）的基本原理是基于取样技术和计算技术，通过数字合成来生成频率和相位对于固定的参考频率可调的信号。,8.,.,直接数字合成基本原理,设取样时钟频率为，正弦波每一周期由个取样点构成，则该正弦波的频率为：,DDS,的实现原理如下图所示,地址计数器,（,N,）,正弦波,ROM,存储器,D/A,LPF,f,c,f,o,DDS,组成原理,输出信号频率,fo,:,取决于两个因数：参考时钟频率；,ROM,中存储的正弦波；,如果,地址计数器以步进,M,（,M=1),进行累加，则可在,f,c,和,ROM,数据不变的情况下改变,输出频率，此时,f,o,为：,2,相位累加器原理,当改变地址计数器计数步进值（即以值,M,来进行累加），同样可以改变每周期采样点数，从而实现输出频率的改变 。地址计数器步进值改变可以通过相位累加法来实现,相位,锁存器,频率控制字,M,相位累加器,f,r,波形存储,RAM,D/A,转换,LPF,f,o,24,48,位,14,16,位,相位累加器原理,为便于理解，可以将正弦波波形看作一个矢量沿相位圆转动，相位圆对应正弦波一个周期的波形。波形中的每个采样点对应相位圆上的一个相位点。,步进,点数,256,4096,65536,4294967296,2856,N,8,12,16,20,24,32,48,数字相位圆,设相位累加器位数为,N,，频率控制字为,M,，参考时钟频率为,f,c,，则,DDS,输出频率为：,截断误差：一般舍去,N,的低位，只取,N,的高,A,位（如高,16,位）作为存储器地址，使得相位的低位被截断（即相位截尾）。当相位值变化小于,1/2,A,时，波形幅值并不会发生变化，但输出频率的分辨率并不会降低，由于地址截断而引起的幅值误差，称为截断误差。,实际应用中一般取,1M(N-2),8.,.2,DDS,频率合成信号源,1,单片集成化的,DDS,信号源,输出,输出,串,/,并选择,6,位地址或串行编程,8,位并行数据,FSK/BPSK/HOLD,数据输入,4,20,参考时钟倍乘,频率累加器,相位偏移及调制,+,相位累加器,相位转换器,300MHzDDS,参考时钟,滤波,器,滤波,器,12,位,D/A,M/,DAC,复位,12,位,D/A,频率控制字,/,相位字启停逻辑,I/O,更新,读写,可编程寄存器,48,位频率控制字,14,位相位偏移,/,调制,I/O,端口缓冲,12,位,AM,调制,比较器,模拟输入,时钟输出,AD9854 DDS,结构,+,-,2,基于可编程芯片的,DDS,频率合成信号源,单片集成的,DDS,芯片合成信号波形的种类较少，灵活性较差，不便于任意波发生器等场合的应用。基于可编程芯片实现的,DDS,信号合成可具有更大的灵活性。,相位累加器,参考,时钟,相位,调制器,D/A,转换,滤波,CPU,接口,输出,频率控制字,波形,存储器,SRAM,基于可编程芯片的,DDS,频率合成信号源,3 DSS/PLL,组合的频率合成信号源,DDS,与,PLL,组合的合成信号源可以有多种形式，下图是一种环外混频式,DDS/PLL,频率合成的原理。,PD,LPF,VCO,K,DDS,混频器,带通滤波,f,r,f,c,f,o,DDS/PLL,混频式频率合成原理,f,P,f,D,基准信号源,此时输出频率为：,8.5,合成信号源简介,任意波发生器（,A,ibitray,W,ave,G,enerator,）：能产生任意波形的信号发生器 。,8.5.1,任意波形发生器,1,AWG,的工作原理,任意波形发生器的原理与,DDS,基本相同，如下图所示,波形存储器,D/A,转换器,滤波器,f,s,输出,任意波形发生器原理,2 AWG,的主要技术指标,波形编辑功能。, 输出波形频率。, 相位分辨力。, 幅度分辨率。, 输出通道数。,函数、任意波形发生器,8.5.2,合成扫频信号源,1,工作原理,频率特性测试的方法：点频法和扫频法,点频法,：逐点调整信号发生器的输出频率，并用电压表等设备记录被测系统的响应。,特点：准确度高，但繁琐费时，频率间隔较大。,扫频法：,是利用扫频信号发生器输出自动连续变化的频率信号，对被测系统进行动态式的扫频测试。,特点：简单快捷，可以方便地测量系统的频率特性及动态特性。,扫频信号发生器的原理结构：,扫描电压发生器,正弦振荡器,放大器,电平调制,衰减,ALC,放大,状态控制,可变移相,显示器,频率标记电路,输出,外部自动,电平控制,参考电平,调制信号,扫频信号发生器原理框图,正弦振荡器在扫描电压作用下，按一定规律在一定频率范围内反复扫描。,扫描电压为锯齿波或三角波,:,其频率扫描规律为线性；,扫描电压为对数变化,:,频率扫描规律是对数，对数扫频常用于宽带扫频。,基于,DDS,的合成扫频信号源,输出信号频率为,(M/2,N,)f,c,，当,M,在,1,2,N-1,之间变化时，输出频率可在,(1/2,N,)f,c,(1/2)f,c,范围内变化，当,M,改变,1,时，,f,o,的变化为,(1/2,N,)f,c,。,当控制单元输出的频率控制字按一定规律变化时，则得到按相应规律变化的扫频信号。,控制单元,N,位相位累加器,相幅转换,D/A,滤波,输出,N,频率,控制字,M,DDS,合成扫频信号源原理,f,c,f,o,由于,DDS,的输出频率上限较低，可以采用,DDS,与,PLL,组合的方式构成扫频信号源。,2,合成扫频信号源简介,频率合成式的扫频信号源可实现宽带扫频，它具有频率准确度和分辨力高，寄生信号和相位噪声低等特点，具有扫频功能和多种调制方式，能够取代扫频信号发生器、频率计数器、频率合成器等。合成扫频信号源的生产厂家和种类很多，其性能特点各不相同。,例如,Agilent83630B,具有连续、步进及斜波等多种工作方式，频率输出范围为,0.01,26.5GHz,，单频时的频率分辨力为,1,4Hz,，扫频时为扫频范围的,0.1%,，其长期稳定度为,510,-10,/,天，输出频率低于,20GHz,时，谐波噪声低于,-50dBc,，单边带相位噪声小于,-80dBc,，达到了与其它频率合成信号发生器同样的水平。,