微型计算机中的存储器

,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,第4章,微型计算机中的存储器,4.1 概述,4.2 内部存储器的组成,4.3 存储器的连接,4.4 外部存储器,1,第4章 微型机中的存储器,教学重点,半导体存储器的组成,常用芯片使用介绍,SRAM,、,EPROM,与,CPU,的连接与扩,展,2,4.1 概述,存储器与运算器、控制器一起，构成了计算机的主机系统；,在主机内部的存储器被称为主存，在主机外部的存储器被称为外存；,外存中的信息要通过接口电路调到内存，CPU才能使用。,CPU,CACHE,主存（内存,）,辅存（外存）,3,4.1 概述,按存储介质，可将存储器分为半导体存储器和磁存储器；,按存取方式，可分为随机存储器和顺序存储器；,按读写功能，可分为读/写存储器和只读存储器；,按信息的可保存性，可分为易失性和永久性存储器,。,CPU,CACHE,主存（内存）,辅存（外存）,4,4.1 概述,存储器的主要性能指标：,存储容量：,存储容量=存储单元数每个单元的二进制位数,注意，这里的单元指具有同一地址的存储单位。,速度：,存储器的速度用取数时间和存储周期衡量；,价格：,常用每位的价格衡量，不仅包含存储元件本身的价格，还含有为该存储器操作服务的外围电路的价格；,存储器的总价格正比于存储容量，反比于存储周期,容量、速度、价格三个,指标是相互制约的,5,存储器的层次结构,在CPU内部设置多个通用寄存器，用来存放中间数据；,采用多存储模块交叉存取，把主存分成多个模块，信息交叉存储；,采用高速缓存，置于主存与CPU之间。,CPU,CACHE,主存（内存,）,I/O控制,辅存,辅存,辅存,6,4.2 内部存储器的组成,1,.,半导体存储器的分类：,按制造工艺,双极型：,速度快,、集成度低、功耗大,MOS型：速度慢、集成度高、,功耗低,按使用功能,随机存取存储器RAM：,可读可写,、断电丢失,只读存储器ROM：正常只读、,断电不丢失,详细分类，请看图示,7,图4.2 半导体存储器的分类,半导体,存储器,只读存储器,（ROM）,随机存取存储器,（RAM）,静态RAM（SRAM）,动态RAM（DRAM）,掩膜式ROM,一次性可编程ROM（PROM）,紫外线擦除可编程ROM（EPROM）,电擦除可编程ROM（EEPROM）,详细展开，注意对比,8,读写存储器RAM,9,只读存储器ROM,掩膜,ROM：,信息制作在芯片中，不可更改；,PROM：,允许一次编程，此后不可更改；,EPROM：,用紫外光擦除，擦除后可编程；并允许用户多次擦除和编程；,EEPROM（E,2,PROM）：,采用加电方法在线进行擦除和编程，也可多次擦写；,Flash Memory（闪存）：能够快速擦写的EEPROM，但只能按块（Block）擦除。,10,2,半导体存储器芯片的结构,地,址,寄,存,地,址,译,码,存储体,控制电路,AB,数,据,缓,冲,读,写,电,路,DB,RD,WR,CS, 存储体,存储器芯片的主要部分，用来存储信息, 地址译码电路,根据输入的地址编码来选中芯片内某个特定的存储单元, 读/写电路,包括读写放大器和数据缓冲器，是输入和输出通道。,片选和读写控制逻辑,选中存储芯片，控制读写操作,11, 存储体,存储体是由大量的位存储单元按矩阵方式排列的组合体。每个位存储单元只能存储1位二进制信息。,存储一个字节的容量被称为1个存储单元。每个存储单元被赋予一个惟一的编号，即该单元的地址。,存储单元的容量与地址线位数有关：,2,n,N,n,：,地址线位数,N,：存储单元的容量,12, 存储体,注意：存储器芯片的存储容量与地址、数据线的位数有关：,芯片的存储容量,2,n,m,存储单元数存储单元的位数,n,： 芯片的,地址线根数,m,：芯片的,数据线根数,示例,13, 地址译码电路,译码器,A,5,A,4,A,3,A,2,A,1,A,0,63,0,1,存储单元,64个单元,行译码,A,2,A,1,A,0,7,1,0,列译码,A,3,A,4,A,5,0,1,7,64个单元,单译码,双译码,单译码结构：也叫字结构，只用一个译码器，译码输出的字选择线直接选中地址所表示的存储单元；,双译码结构：又称重合译码，用2个译码器分别译码，X向选中矩阵中行存储单元，Y向选中矩阵中列存储单元，只有XY相同时选中的存储单元才能进行读/写操作。,双译码可简化芯片设计,主要采用的译码结构,可减少译码器的输出线，简化译码器结构,14, 片选和读写控制逻辑,片选端,CS*或CE*,有效时，可以对该芯片进行读写操作,读RD*或OE*,控制读操作。有效时，芯片内数据输出,该控制端对应系统的读控制线,写WR*,控制写操作。有效时，数据进入芯片中,该控制端对应系统的写控制线,15,3 随机存取存储器,静态RAM,SRAM 2114,SRAM 6264,动态RAM,DRAM 4116,DRAM 2164,用来暂时存放中间,结果、数据以及断,电后无需继续保留,的信息,16,静态RAM,SRAM的基本存储单元是触发器电路,每个基本存储单元存储二进制数一位,许多个基本存储单元形成行列存储矩阵,SRAM一般采用“字结构”存储矩阵：,外部电路较简单；,功耗较大。,17,SRAM芯片2114,存储容量为,1024,4,18个,引脚：,10,根地址线,A,9,A,0,4,根数据线,I/O,4,I/O,1,片选CS*,读写WE*,1,2,3,4,5,6,7,8,9,18,1716,15,14,13,12,11,10,Vcc,A,7,A,8,A,9,I/O,1,I/O,2,I/O,3,I/O,4,WE*,A,6,A,5,A,4,A,3,A,0,A,1,A,2,CS*,GND,功能,18,SRAM芯片6116,存储容量为2K8,24个,引脚：,11,根地址线,A,10,A,0,8根数据线D,7,D,0,片选CS*,读写W*、E*,功能,19,动态RAM,DRAM的基本存储单元是单个场效应管及其极间电容（记忆元件）；,必须配备“读出再生放大电路”进行刷新；,每次同时对一行的存储单元进行刷新；,每个基本存储单元存储二进制数一位；,许多个基本存储单元形成行列存储矩阵；,DRAM一般采用“位结构”存储体：,每个存储单元存放一位,需要8个存储芯片构成一个字节单元,每个字节存储单元具有一个地址,20,DRAM芯片4116,存储容量为16K1,16个,引脚：,7根地址线,A,6,A,0,1根数据输入线D,IN,1根数据输出线D,OUT,行地址选通RAS*,列地址选通CAS*,读写控制WE*,V,BB,D,IN,WE*,RAS*,A,0,A,2,A,1,V,DD,V,SS,CAS*,D,OUT,A,6,A,3,A,4,A,5,V,CC,1,2,3,4,5,6,7,8,16,15,14,13,12,11,10,9,21,DRAM 4116的读周期,D,OUT,地址,T,CAC,T,RAC,T,CAH,T,ASC,T,ASR,T,RAH,T,CAS,T,RCD,T,RAS,T,RC,行地址,列地址,WE,CAS,RAS,存储地址需要分两批传送,行地址选通信号RAS*有效，开始传送行地址,随后，列地址选通信号CAS*有效，传送列地址，CAS*相当于片选信号,读写信号WE*读有效,数据从D,OUT,引脚输出,22,DRAM 4116的写周期,T,WCS,T,DS,列地址,行地址,地址,T,DH,T,WR,T,CAH,T,ASC,T,ASR,T,RAH,T,CAS,T,RCD,T,RC,T,RAS,D,IN,WE,CAS,RAS,存储地址需要分两批传送,行地址选通信号RAS*有效，开始传送行地址,随后，列地址选通信号CAS*有效，传送列地址,读写信号WE*写有效,数据从D,IN,引脚进入存储单元,23,DRAM芯片4164,存储容量为64K1,16个,引脚：,8根地址线,A,7,A,0,1根数据输入线D,1根数据输出线Q,行地址选通RAS*,列地址选通CAS*,读写控制WE*,24,4 只读存储器,MROM：掩膜型ROM，其中的信息是厂家根据给定的程序和数据对芯片进行二次光刻制成，造价很高；,PROM：可编程ROM，每个基本电路由1个三极管和串接在射极上的熔丝组成。出厂时，每位上存储的信息均为1，写入0时，产生大电流将熔丝烧断完成。由于熔丝烧断后不能恢复，所以只能编程一次。,25,4 只读存储器,EPROM：可擦除可编程ROM，信息的存储通过电荷分布决定。刚出厂的芯片中没有电荷，所存信息为1，写入0时通过加编程电压把电荷注入相应的基本存储电路实现。当外部能源（紫外线光源）加到芯片上时，聚集在电路中的电荷形成光电流泄漏走，改变电荷分布，擦掉0，恢复原始状态1。,EEPROM：电可擦可编程ROM，在5V电源下就可在线编写和擦除，是一种特殊的可读写的存储器。,26,EPROM,顶部开有一个圆形的石英窗口，用于紫外线透过擦除原有信息；,一般使用专门的编程器（烧写器）进行编程；,编程后，应该贴上不透光封条；,出厂未编程前，每个基本存储单元都是信息1；,编程就是将某些单元写入信息0。,27,常用只读存储器芯片,EPROM,EPROM 2716,EPROM 2764，2732,EEPROM,EEPROM 2717A,EEPROM 2864A,28,EPROM芯片2716,存储容量为2K8,24个,引脚：,11,根地址线,A,10,A,0,8根数据线DO,7,DO,0,片选/编程CE*/PGM,读写OE*,编程电压V,PP,功能,V,DD,A,8,A,9,V,PP,OE*,A,10,CE*/PGM,DO,7,DO,6,DO,5,DO,4,DO,3,1,2,3,4,5,6,7,8,9,10,11,12,24,23,22,21,20,19,18,17,16,15,14,13,A,7,A,6,A,5,A,4,A,3,A,2,A,1,A,0,DO,0,DO,1,DO,2,Vss,29,EPROM芯片2732,存储容量为4K8,24个,引脚：,12,根地址线,A,12,A,0,8根数据线D,7,D,0,片选CE*,编程PGM*,读写OE*/编程电压V,PP,功能,30,EEPROM,用加电方法，进行在线（无需拔下，直接在电路中）擦写（擦除和编程一次完成）；,有字节擦写、块擦写和整片擦写方法；,并行EEPROM：多位同时进行；,串行EEPROM：只有一位数据线。,31,EEPROM芯片2817A,存储容量为2K8,28个,引脚：,11,根地址线,A,10,A,0,8根数据线I/O,7,I/O,0,片选CE*,读写OE*、WE*,状态输出RDY/BUSY*,功能,NC,A,12,A,7,A,6,A,5,A,4,A,3,A,2,A,1,A,0,I/O,0,I/O,1,I/O,2,GND,Vcc,WE*,NC,A,8,A,9,NC,OE*,A,10,CE*,I/O,7,I/O,6,I/O,5,I/O,4,I/O,3,1,2,3,4,5,6,7,8,9,10,11,12,13,14,28,27,26,25,24,23,22,21,20,19,18,17,16,15,32,EEPROM芯片2864A,存储容量为8K8,28个,引脚：,13,根地址线,A,12,A,0,8根数据线I/O,7,I/O,0,片选CE*,读写OE*、WE*,功能,Vcc,WE*,NC,A,8,A,9,A,11,OE*,A,10,CE*,I/O,7,I/O,6,I/O,5,I/O,4,I/O,3,NC,A,12,A,7,A,6,A,5,A,4,A,3,A,2,A,1,A,0,I/O,0,I/O,1,I/O,2,GND,1,2,3,4,5,6,7,8,9,10,11,12,13,14,28,27,26,25,24,23,22,21,20,19,18,17,16,15,33,4.3 存储器的连接,这是本章的重点内容,SRAM、EPROM与CPU的连接,译码方法同样适合I/O端口,存储器要经过译码器等附加电路,才能接向,CPU,主系统,存储器芯片经过扩展才能达到需求,34,4.3.1 存储芯片的连接与扩展,存储芯片的数据线,存储芯片的地址线,存储芯片的片选端,存储芯片的读写控制线,35,1. 存储芯片位数的扩充,若芯片的数据线正好,8,根：,一次可从芯片中访问到,8,位数据；,全部数据线与系统的,8,位数据总线相连；,若芯片的数据线不足,8,根：,一次不能从一个芯片中访问到,8,位数据,需利用多个芯片扩充数据位,这个扩充方式简称“,位扩充,”，即“位并联”。,36,位扩充,2114,（1）,A,9,A,0,I/O,4,I/O,1,片选,D,3,D,0,D,7,D,4,A,9,A,0,2114,（2）,A,9,A,0,I/O,4,I/O,1,CE,CE,多个位扩充的存储芯片的数据线连接于系统数据总线的不同位数；,地址线的相应位、各控制线并联；,这些芯片应被看作是一个整体；,常被称为“芯片组”。,37,例：2K1位芯片组成2K8位存储器,38,例：1K4位芯片组成1K8位存储器,39,2. 存储芯片地址线的连接,芯片的地址线通常应全部与系统的低位地址总线相连；,寻址时，这部分地址的译码是在存储芯片内完成的，我们称为“,片内译码,”。,40,片内译码,A9A0,存储芯片,000H,001H,002H,3FDH,3FEH,3FFH,全0,全1,0000,0001,0010,1101,1110,1111,范围（16进制）,A,9,A,0,41,3. 存储器芯片地址的扩充,存储系统常需利用多个存储芯片扩充容量；,也就是扩充了存储器地址范围；,进行“地址扩充”，需要利用存储芯片的,片选端,对多个存储芯片（组）进行寻址；,这个寻址方法，主要通过将存储器芯片的,片选端,与系统的高位地址线相关联来实现；,这种扩充简称为“,地址扩充,”或“,地址串联,”。,42,地址扩充（容量扩展）,片选端,D,7,D,0,A,19,A,10,A,9,A,0,（2）,A,9,A,0,D,7,D,0,CE,（1）,A,9,A,0,D,7,D,0,CE,译码器,0000000001,0000000000,43,片选端常有效的情况：,A,19,A,15,A,14,A,0,全0全1,D,7,D,0,27256,EPROM,A,14,A,0,CE,令芯片（组）的片选端常有效；,不与系统的高位地址线发生联系；,芯片（组）总处在被选中的状态；,虽简单易行、但无法再进行地址扩充，会出现“,地址重复,”。,44,地址重复现象,一个存储单元具有多个存储地址的现象；,原因：有些高位地址线没有用、可任意；,使用地址：出现地址重复时，常选取其中既好用、又不冲突的一个“,可用地址,”；,例如：00000H07FFFH,选取的原则：高位地址全为0的地址。,高位地址译码才更好,45, 译码和译码器,译码：将某个特定的“编码输入”翻译为唯一“有效输出”的过程；,译码电路可以使用,门电路组合逻辑,；,译码电路更多的是采用集成,译码器,：,常用的2:4译码器：74LS139,常用的3:8译码器：,74LS138,常用的4:16译码器：74LS154,46, 全译码,所有的系统地址线均参与对存储单元的译码寻址；,包括低位地址线对芯片内各存储单元的译码寻址（片内译码），高位地址线对存储芯片的译码寻址（片选译码）；,采用全译码，,每个存储单元的地址都是唯一的，,不存在地址重复；,译码电路可能比较复杂、连线也较多。,47,全译码示例,A,15,A,14,A,13,A,16,C,B,A,E3,138,2764,A,19,A,18,A,17,A,12,A,0,CE,Y6,E2,E1,IO/M,1C000H,1DFFFH,全0,全1,0 0 0 1 1 1 0,0 0 0 1 1 1 0,地址范围,A,12,A,0,A,19,A,18,A,17,A,16,A,15,A,14,A,13,48, 部分译码,只有部分（高位）地址线参与对存储芯片的译码；,每个存储单元将对应多个地址,（地址重复），需要选取一个可用地址；,可简化译码电路的设计；,但系统的部分地址空间将被浪费。,49,部分译码示例,138,A,17,A,16,A,11,A,0,A,14,A,13,A,12,(4),(3),(2),(1),2732,2732,2732,2732,C,B,A,E3,E2,E1,IO/M,CE,CE,CE,CE,Y0,Y1,Y2,Y3,50, 线选译码,只用少数几根高位地址线进行芯片的译码，且每根负责选中一个芯片（组）；,虽构成简单，但地址空间严重浪费；,必然会出现地址重复；,一个存储地址会对应多个存储单元；,多个存储单元共用的存储地址不应使用。,51,线选译码示例,A,14,A,12,A,0,A,13,(1),2764,(2),2764,CE,CE,切记：,A,14,A,13,00,的情况不能出现,00000H01FFFH,的地址不可使用,52,片选端译码小结,存储芯片的片选控制端可以被看作是一根最高位地址线；,在系统中，主要与地址发生联系：包括,地址空间的选择,（接系统的,M/IO*,信号）和,高位地址的译码选择,（与系统的高位地址线相关联）；,对一些存储芯片通过片选无效可关闭内部的输出驱动机制，起到降低功耗的作用。,53,存储器芯片容量扩展举例,设系统中的地址总线为16位，要求从0000H起安排4片2716EPROM。,2716芯片的规格为2K,8位，可知芯片内部寻址为11位，取A10A0地址线,；,各芯片的片选信号由A15A11确定。可安排1个2-4译码器，各芯片连接的译码输出信号和地址范围如下：,54,存储器芯片容量扩展举例,片选译码 芯片序号 A,15,A,14,A,13,A,12,A,11,地址范围,Y,0,0# 0 0 0 0 0 0000H07FFH,Y,1,1# 0 0 0 0 1 0800H0FFFH,Y,2,2# 0 0 0 1 0 1000H17FFH,Y,3,3# 0 0 0 1 1 1800H1FFFH,具体连接如图：,55,存储器芯片位字扩展,实际上存储器通常都有位向和字向的扩展要求。,扩展方法即位扩展和字扩展的综合运用。,56,存储容量与地址总线、地址范围的关系,容量,1K 2K 4K 8K 16K 32K,总线数,10 11 12 13 14 15,范围,000 000 000 0000 0000 0000,3FF 7FF FFF 1FFF 3FFF 7FFF,容量,64K 128K 256K 512K 1MB,总线数,16 17 18 19 20,范围,0000 00000 00000 00000 00000,FFFF 1FFFF 3FFFF 7FFFF FFFFF,57,4.3.2 存储器与CPU的连接,8086最小模式与SRAM的连接：,58,4.3.2 存储器与CPU的连接,8086与ROM的连接：,59,连接时须注意的问题,存储芯片与,CPU,总线的连接，还有两个很重要的问题：,CPU,的总线负载能力,CPU,能否带动总线上包括存储器在内的连接器件,存储芯片与,CPU,总线时序的配合,CPU,能否与存储器的存取速度相配合,60,1. 总线驱动,CPU,的总线驱动能力有限；,单向传送的地址和控制总线，可采用三态锁存器和三态单向驱动器等来加以锁存和驱动；,双向传送的数据总线，可以采用三态双向驱动器来加以驱动。,61,2. 时序配合,分析存储器的存取速度是否满足,CPU,总线时序的要求。,如果不能满足：,考虑更换芯片,在总线周期中插入等待状态,T,W,切记：时序配合是连接中的难点,62,3. 合理分配内存的地址空间,RAM和ROM分区域安排，一般把RAM安排在低端，ROM安排在高端。,切记：时序配合是连接中的难点,63,第4章教学要求,1.,了解各类半导体存储器的应用特点；,2.,熟悉半导体存储器芯片的结构；,3.,掌握部分SRAM、EPROM 、EEPROM 芯片的引脚功能；,4.,理解SRAM读写原理、DRAM读写和刷新原理、EPROM和EEPROM工作方式,64,第4章教学要求,（续）,5.,掌握存储芯片与CPU连接的方法，特别是片选端的处理；,6.,了解存储芯片与CPU连接的总线驱动和时序配合问题。,习题4（第85页）,65,32K8的SRAM芯片62256,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15,16,17,18,19,20,21,22,23,24,25,26,27,28,A14,A12,A7,A6,A5,A4,A3,A2,A1,A0,D0,D1,D2,GND,D3,D4,D5,D6,D7,CS,A10,OE,A11,A9,A8,A13,WE,Vcc,62256引脚图,A14,A13,A12,A11,A10,A9,A8,A7,A6,A5,A4,A3,A2,A1,A0,OE,CS,WE,D7,D6,D5,D4,D3,D2,D1,D0,62256逻辑图,66,SRAM 2114的功能,工作方式,CS*,WE*,I/O4I/O1,未选中,读操作,写操作,1,0,0,1,0,高阻,输出,输入,67,SRAM 6116的功能,工作方式,CS*,W*,E*,D7D0,未选中,读操作,写操作,1,0,0,1,0,0,1,高阻,输出,输入,68,EPROM 2716的功能,工作方式,CE*/PGM,OE*,V,CC,V,PP,DO,7,DO,0,待用,1,5V,5V,高阻,读出,0,0,5V,5V,输出,读出禁止,0,1,5V,5V,高阻,编程写入,正脉冲,1,5V,25V,输入,编程校验,0,0,5V,25V,输出,编程禁止,0,1,5V,25V,高阻,69,EPROM 2732的功能,工作方式,CE*,OE*/ V,PP,A,0,V,er,D,7,D,0,读出,0,0,5V,输出,输出禁止,0,1,5V,高阻,备用,1,5V,高阻,Intel标识,0,0,1,5V,编码,编程,0,V,PP,5V,输入,编程禁止,1,V,PP,5V,高阻,70,门电路译码,A1,A0,F0 F1 F2 F3,A,19,A,18,A,17,A,16,A,15,（b）,（a）,A,0,Y0,Y1,Y,71,译码器74LS138,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15,16,A,B,C,E1,E2,E3,Y7,GND,Y6,Y5,Y4,Y3,Y2,Y1,Y0,Vcc,74LS138引脚图,Y0,Y1,Y2,Y3,Y4,Y5,Y6,Y7,E3,E2,E1,C,B,A,74LS138原理图,功能,连接,72,74LS138连接示例,E3,E2,E1,C,B,A,Y0,Y1,Y2,Y3,Y4,Y5,Y6,Y7,74LS138,5V,A19,A18,A17,A16,A15,73,74LS138功能表,片选输入,编码输入,输出,E3 E2* E1*,C B A,Y7* Y0*,1 0 0,0 0 0,11111110（仅Y0*有效）,0 0 1,11111101（仅Y1*有效）,0 1 0,11111011（仅Y2*有效）,0 1 1,11110111（仅Y3*有效）,1 0 0,11101111（仅Y4*有效）,1 0 1,11011111（仅Y5*有效）,1 1 0,10111111（仅Y6*有效）,1 1 1,01111111（仅Y7*有效）,非上述情况,11111111（全无效）,74,