微型机系统与内部接口

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,第二章 微型机系统与内部接口,1,要点,微型机接口系统构成,CPU,内部结构与工作原理,CPU,引脚信号与工作模式,CPU,对接口的操作时序和总线周期,8086,的存储器和,IO,组织,X86,接口系统架构及其发展,2,一、微型机接口系统构成,3,总线（原理课已讲）,总线定义，意义，实际上由多种总线结构：单、双、三、多,数据总线：,双向,宽度,内容：数据、状态、控制信息、命令,地址总线：,单向,位数-内存容量,控制总线：,CPU发出的读、写、中断相应信号等,接口发给CPU：时钟信号、中断请求、DMA请求、准备就绪等,接口与外设间的信号,数据信号，地址信号、控制信号,不像CPU与接口那么统一规范。根据接口和外设类型不同而不同,4,PC /XT 系统主板结构框图,5,486 /586 系统主板结构框图,6,二、,CPU内部结构与工作原理,两级流水结构；,总线分时复用,；,存储空间分段管理,；,指令集丰富；,寄存器组丰富。,1.内部结构图,7,2.BIU与EU,各自组成、各自功能、并行工作过程,BIU：,CPU与外部(mI/O)接口,提供总线信号,完成所有总线操作,功能：,地址形成(逻辑物理地址),取指令(CS:IP)、指令排队,读/写操作数,总线控制,容量：k-m,EU：,负责全部指令的译码和执行,向BIU提供数据和地址,管理寄存器及标志,8,386的组成和工作原理,9,3.内部寄存器,10,通用寄存器的特殊用途和隐含性质,11,程序状态字（PSW）,12,三、CPU引脚信号与工作模式,13,8086的引脚信号（,四类引脚,）,地址总线:20位地址线,数据总线:16位数据线,控制总线:读/写/.,其他:电源/时钟/.,数据/地址引脚,AD,15,AD,0,数据/地址,复用,地址需锁存(T,1,ALE),20位内存地址的低16位,16位I/O地址,A,19,A,16,/S,6,S,3,地址/状态,20位内存地址的高4位/运行状态,14,控制总线,BHE/S,7,高8位数据允许/状态,MN/MX 最小/最大模式,RD 读选通,WR 写选通,ALE 地址锁存允许,DEN 数据允许,DT/R 数据发送/接收,READY 准备就绪,INTR 可屏蔽中断请求,INTA 中断响应,NMI 不可屏蔽中断请求,RESET复位,FFFF0H开始,HOLD 总线保持请求,HLDA 总线保持响应,CLK 时钟,VCC ,GND +5V,信号地,8088与8086的差异,8088,外部8位数据总线,4字节指令队列,IO/M,准十六位CPU,8086,外部16位数据总线,6字节指令队列,M/IO,十六位CPU,15,8086的工作模式,小模式：在最小(MN)方式情况下，CPU用于构成一个小型的单个处理机的系统，CPU本身必须提供全部的控制信号；,大模式：通过Intel 8288总线控制器而不是直接由CPU来提供控制信号，构成一个多处理机系统。,来源：在复杂应用中，控制信号的驱动能力和控制功能不足,区别：输入引脚MNMX -，有一部分引脚(即引脚2431)的功能也被重新定义，以满足多处理机系统的需要,16,小模式（各部件与信号）,17,地址锁存8282,18,双向数据总线收发器8286,1:,0:,19,大模式（各部件与信号）,20,8288的命令输出,8086的总线周期,8288的输出命令,0,0,0,中断响应,0,0,1,读I/O端口,0,1,0,写I/O端口,0,1,1,暂停,1,0,0,取指,1,0,1,读存储器(数据),1,1,0,写存储器,1,1,1,无效(无总线周期),/,/,21,CPU操作类型,系统的复位和启动操作；,暂停操作；,总线操作；,中断操作；,最小方式下的总线保持；,最大方式下的总线请求允许。,系统的复位和启动操作,RESET引脚起码维持4个时钟周期的高电平，如果是初次加电引起的复位，则要求维持不小于50us的高电平。,四、,CPU对接口操作时序和总线周期,22,总线周期,时钟周期、指令周期、机器周期（总线周期）的关系,在CPU通过总线对存储器读或写，对IO端口进行读或写的时间。,一个最基本的总线周期由4个时钟周期组成，也称为4个状态，即T1状态、T2状态、T3状态和T4状态。,空闲周期中可以包含1或多个时钟周期。这期间，在总线高4位上，CPU仍然驱动前一个总线周期的状态信息。而且，如果前一个总线周期为写，CPU会在总线低16位上继续驱动数据信息；如果前一个为读周期，则总线低16位处于高阻状态。,23,(1)在T1状态，CPU往多路复用总线上发出地址信息，以指出要寻址的存储单元或外设端口的地址。,(2)在T2状态，CPU从总线上撤消地址，而使总线的低16位置成高阻状态，为传输数据作准备。总线的最高4位(A19A16)用来输出本总线周期的状态信息。这些状态信息用来表示中断允许状态、当前正在使用的段寄存器名等。,读总线周期：,A/D,总线为接收数据做准备。改变线路的方向。,写总线周期：,A/D,总线上形成待写的数据，且保持到总线周期的结束,(T4),。,(3),在,T3,状态，多路总线的高,4,位继续提供状态信息，而多路总线的低,16,位,(8088,则为低,8,位,),上出现由,CPU,写出的数据或者,CPU,从存储器或端口读入的数据。,24,(4)在被写入数据或者被读取数据的外设或存储器不能及时地配合CPU传送数据情况下，外设或存储器应通过READY信号线，在T3状态启动之前向CPU发出一个“数据未准备好”信号，于是CPU会在T3之后插入1个或多个附加的时钟周期Tw，Tw也叫等待状态。在Tw状态，总线上的信息情况和T3状态的信息情况一样。当指定的存储器或外设完成数据传送时，便在READY线上发出“准备好”信号，CPU接收到这一信息后，会自动脱离Tw状态而进入 T4状态。,(5)在T4状态，总线周期结束。,25,最小方式下的总线读操作,26,最小方式下的总线写操作,27,最大方式下的读操作,28,最大方式下的总线写操作,29,存储器组织,奇（高）地址存贮体,偶（低）地址存储体,BHE与A0实现存取,段式存储结构,逻辑地址与物理地址转换,IO组织（已讲过）,五、 8086的存储器和IO组织,30,六、X86接口系统架构及其发展,PC 分布式接口,ISA分布式接口,MCA 封闭架构-导致失败,VESA / PCI / AGP,MCH / ICH,CPU(MCH) / ICH,微处理器的支持芯片被高度集成,主板总线结构、主板结构都发生很大改变,31,提示,微型机的基础知识请参考其他书籍,网站上：,32,