数字电子技术基础--时序逻辑电路课件

,ppt课件,*,第 六 章,时 序 逻 辑 电 路,-,第 六 章时 序 逻 辑 电 路-,教学内容,6.1,概述,6.2,时序逻辑电路的分析方法,6.3,若干常用的时序逻辑电路,6.4,时序逻辑电路的设计方法,教学内容6.1 概述,教学要求,一,.,重点掌握的内容：,（,1,）时序逻辑电路的概念及电路结构特点；,（,2,）同步时序电路的一般分析方法；,（,3,）同步计数器的一般分析方法；,（,4,）会用置零法和置数法构成任意进制计数器。,二,.,一般掌握的内容：,（,1,）同步、异步的概念，电路现态、次态、有效状态、无效状态、有效循环、无效循环、自启动的概念，寄存的概念；,（,2,）同步时序逻辑电路设计方法。,教学要求 一.重点掌握的内容：（1）时序逻辑电路的概念,6.1,概述,一、组合电路与时序电路的区别,1.,组合电路：,电路的输出只与电路的输入有关，,与电路的,前一时刻,的状态无关。,2.,时序电路：,电路在某一给定时刻的输出,取决于该时刻电路的输入,还取决于,前一时刻电路的状态,由触发器保存,时序电路：,组合电路,+,触发器,电路的状态与,时间,顺序有关,6.1 概述 一、组合电路与时序电路的区别1. 组合,时序电路在任何时刻的稳定输出，,不仅,与,该时刻的输入信号有关，而且,还与电路原来的,状态,有关。,构成,时序逻辑电路,的基本单元是,触发器,。,时序电路在任何时刻的稳定输出，不仅与构成时序,二、时序逻辑电路的分类：,按动作特点可分为,同步时序逻辑电路,异步时序逻辑电路,所有触发器状态的变化都是在,同一时钟信号,操作下,同时,发生。,触发器状态的变化,不是同时,发生。,二、时序逻辑电路的分类：按动作特点可分为同步时序逻辑电路异,按输出特点可分为,米利型时序逻辑电路,穆尔型时序逻辑电路,输出不仅取决于存储电路的状态，而且还决定于电路当前的输入。,输出仅决定于存储电路的状态，与电路当前的输入无关。,按输出特点可分为米利型时序逻辑电路穆尔型时序逻辑电路输出不仅,三、时序逻辑电路的功能描述方法,逻辑方程组,状态表,卡诺图,状态图,时序图,逻辑图,三、时序逻辑电路的功能描述方法逻辑方程组,特性方程：描述触发器逻辑功能的逻辑表达式。,驱动方程,：（激励方程）触发器输入信号的逻辑,表达式。,时钟方程,：控制时钟,CLK,的逻辑表达式。,状态方程,：（次态方程）次态输出的逻辑表达式。,驱动方程代入特性方程得状态方程。,输出方程,：输出变量的逻辑表达式。,1.,逻辑方程组,特性方程：描述触发器逻辑功能的逻辑表达式。1. 逻辑方程组,2.,状态表,反映输出,Z,、次态,Q,*,与输入,X,、现态,Q,之间关系的表格。,2. 状态表反映输出Z、次态Q*与输入X、现态Q之间关系的表,3.,状态图,反映时序电路状态转换规律，及相应输入、输出取值关系的图形。,箭尾：现态,箭头：次态,标注：输入输出,3. 状态图反映时序电路状态转换规律，及相应输入、输出取值关,4.,时序图,时序图又叫,工作波形图,，它用波形的形式形象地表达了输入信号、输出信号、电路的状态等的取值在时间上的对应关系。,这四种方法从不同侧面突出了时序电路逻,辑功能的特点，它们在本质上是相同的，可以,互相转换。,4. 时序图 时序图又叫工作波形图，它用波形,电路图,时钟方程、驱动方程和输出方程,状态方程,状态图、状态表,时序图,1,5,时序电路的分析步骤：,4,6.2,时序逻辑电路的分析方法,2,将驱动方程代入特性方程,判断电路逻辑功能,检查自启动,3,计算,电路图时钟方程、驱动方程和输出方程状态方程状态图、状态表时序,几个概念,有效状态：,在时序电路中，凡是被利用了的状态。,有效循环：,有效状态构成的循环。,无效状态：,在时序电路中，凡是没有被利用的状态。,无效循环：,无效状态若形成循环，则称为无效循环。,自启动：,在,CLK,作用下，无效状态能自动地进入到有效循环中，则称电路能自启动，否则称不能自启动。,几个概念有效状态：在时序电路中，凡是被利用了的状态。无效状态,例,6.2.1,解,:,写方程组,驱动方程,例6.2.1解:写方程组驱动方程,同步时序电路，时钟方程省去。,输出方程,求状态方程,将驱动方程代入,JK,触发器的特性方程,中得电路的状态方程,:,同步时序电路，时钟方程省去。输出方程求状态方程将驱动方程代,计算、列状态转换表,计算、列状态转换表,画状态转换图,000,001,010,011,100,101,110,111,/0,/0,/0,/0,/0,/0,/1,/1,Q,3,Q,2,Q,1,/Y,画状态转换图000001010011100101110111,作时序图,说明电路功能,这是一个同步七进制加法计数器，能自启动。,0,0,0,0,0,1,0,0,1,0,1,1,0,0,1,0,1,1,0,1,1,0,0,0,作时序图 说明电路功能这是一个同步七进制加法计数器，能自,例,6.2.3,解,:,写方程式,驱动方程,例6.2.3解:写方程式驱动方程,代入,D,触发器的特性方程，得到电路的状态方程,输出方程,求状态方程,代入D触发器的特性方程，得到电路的状态方程输出方程求状态方,输入,现 态,次 态,输出,A,Y,0 0,0,1 0,1,0 1,1,0 0,0,0,0,1 0,1 1,1,1,0 1,1 1,1 0,0,1,1 1,1 0,0,0 0,1,1,1 0,0,0 1,0,0 0,1,0 0,计算、列状态转换表,输入 现 态 次 态输出AY0 0,输入,现 态,次 态,输出,A,Y,0 0,0,1 0,1,0 1,1,0 0,0,0,0,1 0,1 1,1,1,1 1,0 1,1 0,0,1,1 1,1 0,0,0 0,1,1,1 0,0,0 1,1,0 0,0,0 0,画状态转换图,电路状态,转换方向,00,01,10,11,转换条件,0/0,A/Y,Q,2,Q,1,0/1,0/0,0/0,1/0,1/0,1/1,1/0,输入 现 态 次 态输出AY0 001,作时序图,说明电路功能,A=0,时是二位二进制加法计数器；,A=1,时是二位二进制减法计数器。,0,1,1,1,1,0,0,1,1,0,0,1,作时序图 说明电路功能A=0时是二位二进制加法计数器；0,6.3,若干常用的时序逻辑电路,寄存器和移位寄存器,一、寄存器,在数字电路中，用来存放二进制数据或代码的电路称为,寄存器,。,寄存器是由具有存储功能的触发器组合起来构成的。一个触发器可以存储,1,位二进制代码，存放,n,位,二进制代码的寄存器，需用,n,个,触发器来构成。,6.3 若干常用的时序逻辑电路寄存器和移位寄存器 一、寄存器,同步触发器构成,4,位寄存器,边沿触发器构成,（,1,）,清零,。 ，异步清零。即有：,（,2,）,送数,。 时，,CLK,上升沿送数。即有：,（,3,）,保持,。在 、,CLK,上升沿以外时间，寄存器内容将保持不变。,同步触发器构成4位寄存器边沿触发器构成（1）清零。,二、移位寄存器,单向移位寄存器,0,0,1,0,0,1,0,0,1,1,1,1,0,1,1,0,1,0,1,经过,4,个,CLK,信号以后，串行输入的,4,位代码全部移入寄存器中，同时在,4,个触发器输出端得到并行输出代码。,首先将,4,位数据并行置入移位寄存器的,4,个触发器中，经过,4,个,CP,4,位代码将从串行输出端依次输出，实现数据的并行串行转换。,二、移位寄存器单向移位寄存器0010010011110110,数字电子技术基础-时序逻辑电路课件,单向移位寄存器具有以下主要特点：,（,1,）单向移位寄存器中的数码，在,CLK,脉冲操 作下，可以依次右移或左移。,（,2,）,n,位单向移位寄存器可以寄存,n,位二进制 代码。,n,个,CLK,脉冲即可完成串行输入工作， 此后可从,Q,0,Q,n-,1,端获得并行的,n,位二进制数码，再用,n,个,CLK,脉冲又可实现串行输出操作。,（,3,）若串行输入端状态为,0,，则,n,个,CLK,脉冲后， 寄存器便被清零。,单向移位寄存器具有以下主要特点：,双向移位寄存器,双向移位寄存器,2,片,74LS194A,接成,8,位双向移位寄存器,2片74LS194A接成8位双向移位寄存器,Q,0,Q,1,Q,2,Q,3,D,IR,D,0,D,1,D,2,D,3,D,IL,R,D,S,1,S,0,CLK,74LS194,用双向移位寄存器,74LS194,组成,节日彩灯,控制电路,+5V,+5V,S,1,=0,S,0,=1,右移控制,+5V,CLK,1,秒,Q=0,时,LED,亮,清,0,按键,1k,二极管,发光,LED,Q,0,Q,1,Q,2,Q,3,D,IR,D,0,D,1,D,2,D,3,D,IL,R,D,S,1,S,0,CLK,74LS194,Q0 Q1 Q2 Q,本节小结：,寄存器是用来存放二进制数据或代码的电路，是一种基本时序电路。任何现代数字系统都必须把需要处理的数据和代码先寄存起来，以便随时取用。,本节小结： 寄存器是用来存放二进制数据或代码的,本节小结：,寄存器分为,基本寄存器,和,移位寄存器,两大类。基本寄存器的数据只能并行输入、并行输出。移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移，数据可以并行输入、并行输出，串行输入、串行输出，并行输入、串行输出，串行输入、并行输出。,本节小结： 寄存器分为基本寄存器和移位寄存器两,寄存器的应用很广，特别是移位寄存器，不仅可将串行数码转换成并行数码，或将并行数码转换成串行数码，还可以很方便地构成,移位寄存器型计数器,和,顺序脉冲发生器,等电路。,本节小结：,寄存器的应用很广，特别是移位寄存器，不仅可将,计数器,在数字电路中，能够记忆输入脉冲个数的电路称为计数器。,分类：,按计数器中触发器是否同时翻转,同步计数器,异步计数器,按计数器中的数字增减,加法计数器,减法计数器,可逆计数器,按计数器容量,二进制计数器,N,进制计数器,十进制计数器,计数器 在数字电路中，能够记忆输入脉冲个数的,计数器,二进制计数器,十进制计数器,N,进制计数器,加法计数器,同步计数器,异步计数器,减法计数器,可逆计数器,加法计数器,减法计数器,可逆计数器,二进制计数器,十进制计数器,N,进制计数器,计数器二进制计数器十进制计数器N进制计数器加法计数器同步计数,n,位二进制同步加法计数器的电路连接规律：,驱动方程,输出方程,一、同步计数器,279,页图,6.3.10,n位二进制同步加法计数器的电路连接规律：驱动方程输出方程一、,4,位二进制同步加法计数器,若计数脉冲频率为,f,0,，则,Q,0,、,Q,1,、,Q,2,、,Q,3,端输出脉冲的频率依次为,f,0,的,1/2,、,1/4,、,1/8,、,1/16,。因此又称为分频器。,4位二进制同步加法计数器 若计数脉冲频率为f,4,位集成二进制同步加法计数器,74LS161/163,预置数控制端,数据输入端,异步复位端,工作状态控制端,进位输出,(a),引脚排列图,4位集成二进制同步加法计数器74LS161/163预置数控制,4,位同步二进制计数器,74161,功能表,74161,具有,异步清零,和,同步置数,功能,.,4位同步二进制计数器74161功能表74161具有异步清零和,4,位同步二进制计数器,74163,功能表,74163,具有,同步清零,和,同步置数,功能,.,74LS163,的引脚排列和,74LS161,相同，不同之处是,74LS163,采用同步清零方式。,4位同步二进制计数器74163功能表74163具有同步清零和,驱动方程,输出方程,n,位二进制同步减法计数器的连接规律：,284,页图,6.3.15,驱动方程输出方程n位二进制同步减法计数器的连接规律：284页,4,位集成二进制同步可逆计数器,74LS191,预置数控制端,使能端,加减控制端,串行时钟输出,4位集成二进制同步可逆计数器74LS191预置数控制端使能端,4,位同步二进制可逆计数器,74LS191,功能表,74LS191,具有,异步置数,功能,.,4位同步二进制可逆计数器74LS191功能表74LS191具,1,1,1,0,1,1,1,0,1,1,1,0,0,0,1,0,0,0,1,0,0,111011101110001000100,双时钟加,/,减计数器,74LS193,74LS193,具有,异步清零,和,异步置数,功能,.,双时钟加/减计数器74LS19374LS193具有异步清零和,2,、,同步,十进制计数器,同步十进制加法计数器,:,在同步二进制加法计数器基础上修改而来,.,同步十进制加法计数器,74LS160,与,74LS161,逻辑图和功能表均相同,所不同的是,74LS160,是十进制而,74LS161,是十六进制。,2、同步十进制计数器同步十进制加法计数器:在同步二进制加法计,同步十进制可逆计数器也有单时钟和双时钟两种结构形式。属于单时钟的有,74LS190,等，属于双时钟的有,74LS192,等。,74LS190,与,74LS191,逻辑图和功能表均相同；,74LS192,与,74LS193,逻辑图和功能表均相同。,同步十进制可逆计数器也有单时钟和双时钟两种,二、异步计数器,1,、异,步,二进制计数器,3,位异步二进制加法计数器,二、异步计数器1、异步二进制计数器3位异步二进制加法计数器,触发器为,下降沿触发,，,Q,0,接,CLK,1,Q,1,接,CLK,2,。,若,上升沿触发,，则应,Q,0,接,CLK,1,Q,1,接,CLK,2,。,触发器为下降沿触发，Q0接CLK1,Q1接CLK2。,数字电子技术基础-时序逻辑电路课件,3,位异步二进制减法计数器,触发器为,下降沿触发,， 接,CLK,1,接,CLK,2,。,若,上升沿触发,，则应 接,CLK,1,接,CLK,2,。,3位异步二进制减法计数器触发器为下降沿触发， 接CLK,数字电子技术基础-时序逻辑电路课件,2,、异,步,十进制计数器,异步二五十进制计数器,74LS290,置,0,端,置,9,端,2、异步十进制计数器异步二五十进制计数器74LS290置,若计数脉冲由,CLK,0,端输入，输出由,Q,0,端引出，即得到,二进制,计数器；若计数脉冲由,CLK,1,端输入，输出由,Q,1,Q,3,引出，即是,五进制,计数器；若将,CLK,1,与,Q,0,相连,，同时以,CLK,0,为输入端,，输出由,Q,0,Q,3,引出，则得到,8421,码,十进制,计数器。,若计数脉冲由CLK0端输入，输出由Q0端引,74LS290,功能表,74LS290功能表,缺点：,（,1,）工作频率较低；,（,2,）在电路状态译码时存在竞争冒险现象。,异步计数器特点,优点：,结构简单,缺点：（1）工作频率较低；异步计数器特点优点：结构简单,三、任意进制计数器的构成方法,利用现有的,N,进制计数器构成任意进制（,M,）计数器时，如果,MN,，则要多片,N,进制计数器。,实现方法,置零法（复位法）,置数法（置位法）,三、任意进制计数器的构成方法 利用现有的N进制计数器构,置零法：,适用于有清零输入端的集成计数器。原理是不管输出处于哪一状态，只要在清零输入端加一有效电平电压，输出会立即从那个状态回到,0000,状态，清零信号消失后，计数器又可以从,0000,开始重新计数。,置零法：适用于有清零输入端的集成计数器。原理是不管输出处于哪,置数法：,适用于具有预置功能的集成计数器。对于具有预置数功能的计数器而言，在其计数过程中，可以将它输出的任意一个状态通过译码，产生一个预置数控制信号反馈至预置数控制端，在下一个,CLK,脉冲作用后，计数器会把预置数输入端,D,0,D,1,D,2,D,3,的状态置入输出端。预置数控制信号消失后，计数器就从被置入的状态开始重新计数。,置数法：适用于具有预置功能的集成计数器。对于具有预置数功能的,例,6.3.2,解：,置零法,74LS160,具有异步清零功能,Q,3,Q,2,Q,1,Q,0,0000,0001,0010,0011,0100,0101,0110,当,MN,时，需用多片,N,进制计数器组合实现,串行进位方式、并行进位方式、,整体置零方式、整体置数方式,若,M,可分解为,M=N,1,N,2,(N,1,、,N,2,均小于,N,），可采用连接方式有：,若,M,为大于,N,的素数，不可分解，则其连接方式只有：,整体置零方式、整体置数方式,当MN时，需用多片N进制计数器组合实现串行进位方式、并行进,串行进位方式：,以低位片的进位信号作为高位片的时钟输入信号。,并行进位方式：,以低位片的进位信号作为高位片的工作状态控制信号。,整体置零方式：,首先将两片,N,进制计数器按最简单的方式接成一个大于,M,进制的计数器，然后在计数器记为,M,状态时使,R,D,=0,，将两片计数器同时置零。,整体置数方式：,首先将两片,N,进制计数器按最简单的方式接成一个大于,M,进制的计数器，然后在某一状态下使,LD=0,，将两片计数器同时置数成适当的状态，获得,M,进制计数器。,串行进位方式：以低位片的进位信号作为高位片的时钟输入信号。并,例,6.3.3,用两片同步十进制计数器接成百进制计数器,.,解：,并行进位方式,例6.3.3 用两片同步十进制计数器接成百进制计数器.解：,串行进位方式,串行进位方式,例,6.3.4,用两片,74LS160,接成二十九进制计数器,.,解：,整体置零方式,例6.3.4 用两片74LS160接成二十九进制计数器.解：,整体置数方式,整体置数方式,四、移位寄存器型计数器,环形计数器,结构特点,:,D,0,=,Q,3,CLK,四、移位寄存器型计数器环形计数器结构特点: D0=Q3CL,状态转换图,:,构成四进制计数器,不能自启动,.,状态转换图:构成四进制计数器,不能自启动.,能自启动的环形计数器,:,能自启动的环形计数器:,状态转换图：,n,位移位寄存器构成的环形计数器只有,n,个,有效状态，有,2,n,-,n,个无效状态。,状态转换图： n位移位寄存器构成的环形计数器只有n,扭环形计数器,结构特点,:,扭环形计数器结构特点:,状态转换图：,状态转换图：,能自启动的扭环形计数器,:,能自启动的扭环形计数器:,状态转换图：,n,位移位寄存器构成的扭环形计数器有,2n,个有效状态，有,2,n,-2,n,个无效状态。,状态转换图： n位移位寄存器构成的扭环形计数器有,6.4,时序逻辑电路的设计方法,根据设计要求,画原始状态图,最简状态图,画电路图,检查电路能否自启动,1,2,4,6,选触发器，求时钟、输出、状态、驱动方程,5,状态分配,3,化简,设计步骤,:,确定输入、输出变量及状态数,2,n-1,M2,n,6.4 时序逻辑电路的设计方法根据设计要求画原始状态图最简状,例,6.4.1,设计一个带有进位输出端的十三进制计数器,.,解：,该电路不需输入端,有进位输出用,C,表示，规定有进位输出时,C=1,，无进位输出时,C=0,。,十三进制计数器应该有十三个有效状态，分别用,S,0,、,S,1,、,S,12,表示。画出其状态转换图：,1,建立原始状态图,例6.4.1 设计一个带有进位输出端的十三进制计数器.解：该,状态转换图不需化简。,因为,2,3,132,4,，因此取触发器位数,n,=4,。对状态进行编码，得到状态转化表如下：,状态化简,2,状态分配,3,状态转换图不需化简。因为231324，因此取触发器位数n,4,选触发器，求时钟、输出、状态、驱动方程,电路次态,/,输出（ ）的卡诺图,4选触发器，求时钟、输出、状态、驱动方程电路次态/输出（,状态方程：,状态方程：,若选用,4,个,JK,触发器，需将状态方程变换成,JK,触发器特性方程的标准形式，即,Q,*,=,JQ+KQ,找出驱动方程。,若选用4个JK触发器，需将状态方程变换成JK,比较得到触发器的驱动方程：,比较得到触发器的驱动方程：,画电路图,5,画电路图5,将,0000,作为初始状态代入状态方程计算次态，画出状态转换图，与状态转换表对照是否相同。最后检查是否自启动。,由状态转换图可知该电路能够自启动,.,检查电路能否自启动,6,将0000作为初始状态代入状态方程计算次态，,例,6.4.2,解：,输入数据作为输入变量，用,X,表示；检测结果为输出变量，用,Y,表示。例如,:,设电路没有输入,1,以前的状态为,S,0,输入一个,1,状态为,S,1,，连续输入两个,1,后的状态为,S,2,，连续输入,3,个,1,以后的状态为,S,3,。,画状态转换图,输入,X,101100111011110,输入,Y,000000001000110,1,建立原始状态图,例6.4.2解： 输入数据作为输入变量，用X,状态化简,2,状态分配,3,S,0,=00S,1,=01S,2,=10,两个状态等价,状态化简2状态分配3S0=00S1=01S2=10两个状态等,卡诺图,4,选触发器，求时钟、输出、状态、驱动方程,M,3,，应取触发器,n,=2,。选,2,个,JK,触发器。,卡诺图4选触发器，求时钟、输出、状态、驱动方程M3，应取触,将卡诺图分解,求状态方程和输出方程，并得到驱动方程,输出方程：,将卡诺图分解,求状态方程和输出方程，并得到驱动方程输出方程：,画电路图,5,输出方程：,画电路图5输出方程：,由状态转换图可知该电路能够自启动,.,检查电路能否自启动,6,由状态转换图可知该电路能够自启动.检查电路能否自启动6,