第五章版图设计技术ok课件

Click to edit Master title style,Click to edit Master text styles,Second Level,Third Level,Fourth Level,Fifth Level,EE141,*,VLSI,集成电路和系统设计,1,第五章,版图设计技术,2,第一节 引 言,硅平面工艺是制造,MOS IC,的基础。利用不同的掩膜版，可以获得不同功能的集成电路。因此，版图设计成为开发新品种和制造合格集成电路的关键。,1、手工设计,人工设计和绘制版图，有利于充分利用芯片面积，并能满足多种电路性能要求。但是效率低、周期长、容易出错，特别是不能设计规模很大的电路版图。因此，该方法多用于随机格式的、产量较大的,MSI,和,LSI,或单元库的建立。,3,2、计算机辅助设计（,CAD）,在计算机辅助设计系统数据库中，预先存入版图的基本图形，形成图形库。设计者通过一定的操作命令可以调用、修改、变换和装配库中的图形，从而形成设计者所需要的版图。,4,在整个设计过程中，设计者可以通过显示，观察任意层次版图的局部和全貌；可以通过键盘、数字化仪或光笔进行设计操作；可以通过画图机得到所要绘制的版图图形。利用计算机辅助设计，可以降低设计费用和缩短设计周期。,3、自动化设计,在版图自动设计系统的数据库中，存有单元的电路图、电路性能参数及版图。在版图设计时，只要将设计的电路图（,Netlist）,输入到自动设计系统中，再输入版图的设计规则和电路的性能要求，自动设计工具可以进行自动布局设计、自动布线设计并根据设计要求进行设计优化，最终输出版图。,5,第二节 版图设计过程,布图设计的输入是电路的元件说明和网表，其输出是设计好的版图。通常情况下，整个布图设计可分为划分(,Partition)；,布图规划(,Floor-planning)；,布局(,Placement)；,布线(,Routing),和压缩(,Compaction)。,一、划分,由于一个芯片包含上亿个晶体管，为了降低设计复杂性，通常把整个电路划分成若干个模块，将处理问题的规模缩小。划分时要考虑的因素包括模块的大小、模块的数目和模块之间的连线数等。,6,二、布图规划和布局,布图规划是根据模块包含的器件数估计其面积，再根据该模块和其它模块的连接关系以及上一层模块或芯片的形状估计该模块的形状和相对位置。其优化目标是：电路性能，包括时延，噪声、串扰等，同时考虑,P/G,、,Clock,、,Bus,、,Interconnect,的可布性。布图规划中的模块为软模块。,布局的任务是要确定模块在芯片上的精确位置，其目标是在满足时延要求的前提下，尽量减小布线拥挤度、连线总长、芯片面积等。,7,三、布线,布线阶段的首要目标是完成模块间的互连及连线满足时延要求。其次是在完成布线的前提下进一步优化布线结果，如连线总长最短、通孔数最少等。,特殊线网布线： 电源/地线,P/G,、时钟,Clock,、总线,Bus。,信号线的总体布线：在总体布线图（,GRG）,上给出线网的拓扑走线路径。,信号线的详细布线：在详细布线网格上给出线网的确切走线位置。,8,四、压缩,压缩是布线完成后的优化处理过程，它试图进一步减小芯片的面积。目前常用的有一维和二维压缩，较为成熟的是一维压缩技术。在压缩过程中必须保证单元相对位置不变、线网连接性不变、版图几何图形间不违反设计规则。,布图过程往往是一个反复迭代求解过程。必须注意布图中各个步骤算法间目标函数的一致性，前阶段要尽可能考虑到对后续阶段的影响,。,9,10,第三节 版图自动设计中的基本问题,VLSI,版图是一组有规则的由若干层平面几何图形元素组成的集合。通常，这些图形元素只限于曼哈顿图形，即只由垂直边和水平边构成的图形，且在同一层内不允许重叠。,一、图的定义及数据结构,图的应用：,完全图和子图、通路和回路、连接图和树、有向图、二分图、平面图。,11,数据结构,：链表结构、基于,BIN,的结构、邻接指针、角勾链、四叉树、二叉排序树、邻接矩阵、关联矩阵 。,版图数据的基本操作：,点查找、邻接查找、区域搜索、定向区域遍历、模块插入、模块删除、推移、压缩、建立通道。,12,二、算法及算法复杂性,处理对象是亿量级数量的图形。哪怕是二次方量级的算法时间都可能是无法实现的。,1、要解决的算法问题：,算法复杂性、,最优化问题、,可行解问题、,NP,问题。,13,2,、一些图论中问题的复杂性,判别平面性,O（n）,最小生成树,O（ ）,最短路（从一点到所有点）,O（ ）,所有节点间的最短路,O（ ）,平面化：,NP,着色：,NP,最长路：,NP,斯坦纳树：,NP,旅行商问题：,NP,14,3、几种求解,NP-,困难问题的方法,限制问题的范围：只对某一类问题求解。例如在求图上的最小树时只求最小生成树，即限制数的交叉点只能是原有的顶点，求最小生成树是一个多项式时间内可求解的，但它不一定能获得最小树。,限制问题的规模：例如旅行商问题的分区优化。,分支定界法：,启发式算法：,15,三、基本算法,1.图论算法,：,DFS、BFS、,最短路径、最小生成树、斯坦纳树算法、匹配算法、网络流问题。,2. 计算几何算法,：扫描线算法。,3.基于运筹学的算法,：构形图和局部搜索、线性规划、整数规划、动态规划、非线性规划、模拟退火法。,16,第四节 版图设计规则,一、设计规则的内容与作用,设计规则是集成电路设计与制造的桥梁。如何向电路设计及版图设计工程师精确说明工艺线的加工能力，就是设计规则描述的内容。,设计规则是以掩膜版各层几何图形的宽度、间距及重叠量等最小容许值的形式给出的。,设计规则本身并不代表光刻、化学腐蚀、对准的极限尺寸，它所代表的是容差的要求。,17,二、设计规则的描述,自由格式,：直接给出每个尺寸，每个被规定的尺寸之间没有必然的比例关系。,优：各尺寸可比较独立，可将尺寸定得合理。,缺：比较繁琐，每一个设计级别有一套数据。,规整格式,：其基本思想是由,Mead,提出的。在这类规则中，把绝大多数尺寸规定为某一特征尺寸“,”,的倍数。,优：工艺变化时容易修改设计规则。,缺：不是所有尺寸都能作为“,”的整倍数。,18,1、宽度及间距：,关于间距,：,diff：,两个扩散区之间的间距不仅取决于工艺上几何图形的分辨率，还取决于所形成器件的物理参数。如果两个扩散区靠得太近，在工作时可能会连通，产生不希望出现的电流。,19,Poly-Si：,取决于工艺上几何图形的分辨率。,Al：,铝生长在最不平坦的二氧化硅上，因此，铝的宽度和间距都要大些，以免短路或断铝。,diff-poly：,无关多晶硅与扩散区不能相互重叠，否则将产生寄生电容或寄生晶体管。,20,2、接触孔,：,孔的大小：2,2,diff、poly,的包孔：1,孔间距：1,21,3、晶体管规则：,多晶硅与扩散区最小间距：,栅出头：2,，否则会出现,S、D,短路的现象。,扩散区出头：2,，以保证,S,或,D,有一定的面积,22,4、,P,阱规则：,A1=4,：,最小,P,阱宽度,A2=2,/6,：P,阱间距，,当两个,P,阱同电位时，,A2=2,当两个,P,阱异电位时，,A2=6,23,A3=3,：P,阱边沿与内部薄氧化区（有源区）的间距,A4=5,：P,阱边沿与外部薄氧化区（有源区）的间距,A5=8,：P,管薄氧化区与,N,管薄氧化区的间距,24,第五节 版图描述语言,CIF,CIF,是一种几何描述语言，它是美国加州理工学院中介形式的英文缩写：,Caltech-Intermediate Form，,是目前工业界广泛使用的一种标准数据格式。通过,CIF,解释程序在各种图形设备（绘图机、彩显）上输出版图，或者生成制版数据,PG,带去制版。下面简单介绍一下,CIF,的命令格式：,CIF,文件由一组,CIF,命令组成，每条命令由分号隔开，每个文件的最后由结束命令结尾。,25,26,1掩膜层说明命令,L CD； CMOS,扩散层/薄氧层,L CP； CMOS,多晶硅层,L CC； CMOS,接触孔层,L CM； CMOS,第一层金属,L CN； CMOS,第二层金属,L CS/CPP； CMOS P,掩膜,L CW/CPW； CMOS P,阱,L CG； CMOS,覆盖玻璃孔,27,2矩形命令,B,长度 宽度 中心坐标 方向；,B 25 60 80 40；（,图,a）,B 25 60 80 40 -20 20；（,图,b）,28,3多边形,P x1 y1 x2 y2 x3 y3 ；,坐标按左手域排列，如下左图,。,对于中孔图形如下右图,。,29,4圆形,R,直径 圆心坐标；,5. 连线,W,线宽,x1 y1 x2 y2 x3 y3；,线宽相等，拐点坐标，线段两端点圆弧中心点坐标。,30,6结束命令,E,7. 注释命令,（ ）,8. 图形符定义开始命令,DS,编号,a b ；,图形放/缩比例：,a/b,倍。,9,图形符定义结束命令,DF；,31,10.,图形符调用命令,先定义，后调用，可以嵌套。,n,为图形编号， 在,DS,中定义 。,C n T x y；,图形符从原点平移至,x，y,C n T Mx； x,方向镜象变换,C n T My； y,方向镜象变换,C n R x y；,图形沿,x,轴旋转到指定方向,x，y,表示方向坐标:,（0，1）（1，0）（-1，0）（0，-1）,32,第六节 版图设计图例,33,第七节 版图电学参数计算,版图上的电学参数可以分为两大类：器件参数及寄生参数。下面简单介绍版图中常用的电学参数的估算方法。,一、电阻,一块宽度为,W、,厚度为,t、,长度为,L,的均匀导体的电阻为：,令：,L=W，,可得一正方形导体的电阻为：,则：矩形导电层的电阻可简单地由方块电阻,乘上导电层的长宽比：,34,注意,：,方块电阻值与方块的大小无关。,引入方块电阻后，各种材料的电阻值就可以表示成为与导体厚度无关的形式，仅与导电材料的长度和宽度有关。,35,1、电阻器电阻的计算方法：,（1）当,L,W,时，可以近似为,L,L1，,总电阻：,R=R,（,L/W）+2Rcon,其中,Rcon,为接触孔电阻。,（2）,非矩形导体,：,两边等宽的直角形,：,R=R,1,+Rconer+R,2,=R,（L,1,/W+1/2+L,2,/W）,将拐角的电阻用1/2,R,来计算。,36,两边不等宽的直角形,R=R,1,+Rconer+R,2,Rconer=R,(0.46+0.1W,1,/W,2,=R,(0.46+0.1,),为：宽边比窄边,R=R,（L,1,/W,1,+0.46+0.1,+L,2,/W,2,）,37,2. 分布电阻,（1）扩散区电阻,：计算方法同多晶硅，,N+,扩散层的,R,一般要比,P+,扩散层的,R,小一些。,（2）金属线电阻：,计算方法同多晶硅，其方块电阻很小。,注意：,多晶硅的,R,和与扩散层的,R,都与掺杂浓度有很大关系。因此，不同的工艺，其值可能大为不同。,（3）MOS,管电阻,：,MOS,管的,V-I,特性是非线性的，有时为了估算可将,MOS,管等效为一个沟道电阻，只是它的阻值是由栅压控制的可变电阻：,38,K,：,可以看作是,MOS,管的沟道方块电阻， 一般阻值 在500030000,/,范围内。,ox,：SiO,2,介电常数，,tox,：,栅,SiO,2,层厚度,Vgs,：,栅源电压，,Vt,：MOS,管开启电压,：电子或空穴迁移率，对,n,管为,n，p,管为,p，,其值随温度变化很大。,由于，,n,2.5,p，P,沟电阻约为,N,沟电阻的2.5倍。,39,三、电容,平行板电容器的计算我们可以用下面的公式计算：,其中：,0,是真空介电常数，,ox,是,SiO,2,的相对介电常数，4.0,t,ox,是介质,SiO,2,的厚度,A,是平行板的面积,令：,C,=,表示方块电容，单位是,F/,则：,C= C,A,40,1、电容器电容,电容器的电容值可由,C= C,A,计算。,2、分布电容,41,分布电容一般是由连线引起的寄生电容。例如：金属与衬底、金属与多晶硅、金属与扩散区、不同层金属之间、同层金属之间、多晶硅与衬底等等都会形成寄生电容。这类寄生电容的计算也可以用简单的平行板电容器公式来估算。,3、,MOS,器件电容,MOS,器件存在两种电容：栅电容、扩散电容,42,（1）栅电容：,Cg,本征电容：,Cgb=C,A,源、漏交叠电容：,Cgs、Cgd,总的栅电容应为：,Cg=Cgb+Cgs+Cgd,其中：,Cgb,本征电容,Cgs,栅源交叠电容,Cgd,栅漏交叠电容,43,（2）扩散电容：,Cd,扩散电容主要是由源、漏扩散区与衬底或,P,阱之间形成的,PN,结电容。它由两部分组成：扩散区底面结电容和周边电容。,Cd=Cja*（ab）+Cjp*（2a+2b）,其中：,Cja,每平方,m,的结电容,Cjp,每,m,长度的周边电容,a,扩散区宽度,b,扩散区长度,人有了知识，就会具备各种分析能力，,明辨是非的能力。,所以我们要勤恳读书，广泛阅读，,古人说“书中自有黄金屋。,”通过阅读科技书籍，我们能丰富知识，,培养逻辑思维能力；,通过阅读文学作品，我们能提高文学鉴赏水平，,培养文学情趣；,通过阅读报刊，我们能增长见识，扩大自己的知识面。,有许多书籍还能培养我们的道德情操，,给我们巨大的精神力量，,鼓舞我们前进,。,