第四章CMOS数字集成电路课件

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,韩 良,*,电子科学与技术,集成电路设计原理,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,2004,年,6,月,微电子,*,2024/8/30,韩 良,1,第四章,CMOS,数字集成电路单元,MOS,集成电路具有集成度高、功耗低的特点，是当今大规模集成电路的主流产品，尤其是,CMOS,集成电,路。,2023/9/6,2024/8/30,韩 良,2,基本知识提示：,NMOS PMOS,增强型 耗尽型 四端器件,MOS,管的漏源电流,I,D,和栅源电压,V,GS,、漏源电压,V,DS,的关系？,2023/9/6,NMOS,截止,饱和,非饱和,基本知识提示：,NMOS PMOS,增强型 耗尽型 四端器件,NMOS截止基本知识提示：NMOS PMOS 增强型,NMOS,截止,饱和,非饱和,基本知识提示：,NMOS PMOS,增强型 耗尽型 四端器件,沟道长度调制效应,(,短沟效应,):,饱和区,NMOS截止基本知识提示：NMOS PMOS 增强型,2024/8/30,韩 良,5,4-1,MOS,传输门,MOS,传输门就是通过控制,MOS,管的导通和截止来实现信号的传输。结构简单，控制灵活，是组成,MOS,电路的基本单元之一。,2023/9/6,2024/8/30,韩 良,6,思考题,1.,NMOS,传输门、,PMOS,传输门、,CMOS,传输门各自的优缺点是什么？,2.,传输门的传输速度与哪些因素有关？,2023/9/6,2024/8/30,韩 良,7,4.1.1,单沟传输门,1.,NMOS,传输门,I,O,G,“0”,I,O,G,G,为“,1”,电平时,NMOS,开启，传送信号,G,为“,0”,电平时,NMOS,管截止，不传送信号。,O,点电容通过饱和导通的,NMOS,管放电，,NMOS,管逐渐进入非饱和，放电加快，最终,O,点达到与,I,点相同的,“,0”,。,(1),由,I,向,O,传送,“,0”,时,(,假设,O,初始为“,1”),2023/9/6,2024/8/30,韩 良,8,4.1.1,单沟传输门,1.,NMOS,传输门,(,续,),“1”,I,O,G,O,点电容通过饱和导通的,NMOS,管充电，当,O,点电位上升到比,G,点电位低一个,V,Tn,时，,NMOS,管截止。即最终,O,点达到的,“,1”,比,G,点的,“,1”,低一个,V,Tn,。,(2),由,I,向,O,传送,“,1”,时,(,假设,O,初始为“,0” ),2023/9/6,2024/8/30,韩 良,9,4.1.1,单沟传输门,2.,PMOS,传输门,G,为“,0”,电平时,PMOS,开启，传送信号,G,为“,1”,电平时,PMOS,管截止，不传送信号。,O,点电容通过饱和导通的,PMOS,管充电，,PMOS,管逐渐进入非饱和，充电加快，最终,O,点达到与,I,点相同的,“,1”,。,(1),由,I,向,O,传送,“,1”,时,(,假设,O,初始为“,0”),I,O,G,“1”,I,O,G,2023/9/6,2024/8/30,韩 良,10,4.1.1,单沟传输门,2.,PMOS,传输门,(,续,),O,点电容通过饱和导通的,PMOS,管放电，当,O,点电位下降到比,G,点电位高一个,|V,Tp,|,时，,PMOS,管截止。即最终,O,点达到的,“,0”,比,G,点的,“,0”,高一个,|V,Tp,|,。,(2),由,I,向,O,传送,“,0”,时,(,假设,O,初始为“,1” ),“0”,I,O,G,2023/9/6,2024/8/30,韩 良,11,4.1.2,CMOS,传输门,O,点电容通过饱和导通的,NMOS,管和,PMOS,管放电，,NMOS,管逐渐进入非饱和，,PMOS,管逐渐截止，最终,O,达到与,I,相同的,“,0”,。,(1),由,I,向,O,传送,“,0”,(O,初始为“,1” ),O,I,G,G,G,为“,0”,电平、,G,为“,1”,电平时,NMOS,、,PMOS,管都截止。,G,为“,1”,电平时、,G,为“,0”,电平,NMOS,、,PMOS,管都开启。,O,I,G,G,“0”,2023/9/6,2024/8/30,韩 良,12,4.1.2,CMOS,传输门,(,续,),O,点电容通过饱和导通的,NMOS,管和,PMOS,管充电，,PMOS,管逐渐进入非饱和，,NMOS,管逐渐截止，最终,O,达到与,I,相同的,“,1”,。,(2),由,I,向,O,传送,“,1”,(O,初始为“,0” ),O,I,G,G,“1”,2023/9/6,2024/8/30,韩 良,13,4.1.3,MOS,传输门的,速度,G,V,i,V,o,G,V,i,V,o,G,n,V,i,V,o,G,p,MOS,传输门的传输速度与节点电容、前级驱动能力、和自身,MOS,管的,W/L,有关。,对于自身来说，,W/L,越大，导通电阻越小，传输速度越快。,对于单沟传输门来说，传送“,1”,和“,0”,的速度不同，而对于,CMOS,传输门可以达到相同。,2023/9/6,2024/8/30,韩 良,14,4.1.4,MOS,传输门的特点,1),NMOS,传输门能可靠地快速传送“,0”,电平，传送“,1”,电平时较慢，且有阈值损失；,2),PMOS,传输门能可靠地快速传送“,1”,电平，传送“,0”,电平时较慢，且有阈值损失；,3),CMOS,传输门能可靠地快速传送“,1”,电平和“,0”,电平，但需要两种器件和两个控制信号,4),MOS,传输门具有双向传输性能,2023/9/6,2024/8/30,韩 良,15,作业,(,不交,),1.,NMOS,传输门、,PMOS,传输门、,CMOS,传输门各自的优缺点是什么？,2023/9/6,2024/8/30,韩 良,16,4-2,静态,MOS,反相器,MOS,反相器特性的分析是,MOS,基本逻辑门电路分析的重要基础。,2023/9/6,2024/8/30,韩 良,17,思考题,1.,各种,MOS,反相器的结构有何不同？各自的优缺点是什么？,2.,各种,MOS,反相器的输出高低电平是多少？分别受什么因素影响？,3.,什么叫有比电路？什么叫无比电路？,4.,各种,MOS,反相器的速度、功耗、噪声容限分别受哪些因素影响？,2023/9/6,2024/8/30,韩 良,18,4.2.1,电阻负载,NMOS,反相器,1.,结构和工作原理,V,OH,=V,DD,(V,DD,V,OH,)/,R,L,=0,Vi,为低电平,V,OL,时，,M,I,截止,Vi,为高电平,V,OH,时，,M,I,非饱和,(V,DD,V,OL,),/,R,L,=,K,I,2(,V,OH,-,V,TI,),V,OL,-,V,OL,2,Vi,Vo,R,L,V,DD,M,I,V,OL,V,DD,1+2,K,I,R,L,(,V,OH,V,TI,),其中,:,K,I,=,W,L,(,),ox,o,2t,ox,2,1,C,OX,W,L,=,2023/9/6,2024/8/30,韩 良,19,4.2.1,电阻负载,NMOS,反相器,2.,基本特性,R,L,若小：,V,OL,高，功耗大，,t,r,小,;,W/L,若小,(,即,K,I,小,),：,V,OL,高，功耗小,，,t,f,大。,Vi,Vo,R,L,V,DD,M,N,R,L,减小,V,IL,V,IH,V,OH,V,OL,Vo,Vi,0,V,OL,V,DD,1+2,K,I,R,L,(,V,OH,V,TI,),0,Vi,t,V,DD,0,Vo,t,V,DD,2023/9/6,2024/8/30,韩 良,20,Vi,Vo,R,L,V,DD,M,N,（,1,）,V,OH,=V,DD,（,2,）,V,OL,V,DD,1+2,K,I,R,L,(,V,OH,V,TI,),有比,（,3,）,R,L,占较大面积或采用特殊工艺,（,4,）,上升速度慢,（,5,）,噪声容限小,（,6,）,静态功耗大,4.2.1,电阻负载,NMOS,反相器,2.,基本特性,2023/9/6,2024/8/30,韩 良,21,F,R,L,V,DD,NMOS,PDN,In,1,In,N,A,B,nand2,F,R,L,V,DD,A,B,F,F,nor2,R,L,V,DD,A,B,F,D,E,C,R,L,V,DD,aoi221,A,B,F,D,C,E,R,L,V,DD,oai32,4.2.1,电阻负载,NMOS,反相器,3.,门电路结构,PDN-pull down network,2023/9/6,2024/8/30,韩 良,22,4.2.2,E/E,饱和负载,NMOS,反相器,1.,结构和工作原理,Vi,Vo,V,DD,M,L,M,I,V,OH,=V,DD,V,TL,K,L,(V,DD,-V,OH,-,V,TL,),2,=0,Vi,为低电平,V,OL,时,M,I,截止,M,L,饱和,Vi,为高电平,V,OH,时,M,I,非饱和,M,L,饱和,K,L,(,V,DD,-V,OL,-,V,TL,),2,=,K,I,2,(,V,OH,-,V,TI,),V,OL,-V,OL,2,其中：,R,=,K,I,K,L,=,(,W,/,L,),I,(,W,/,L,),L,V,OL,(V,DD,V,TL,),2,2,R,(,V,OH,V,TI,),有比电路,V,O,=,？,V,O,=V,DD,?,2023/9/6,2024/8/30,韩 良,23,4.2.2,E/E,饱和负载,NMOS,反相器,2.,单元特点,Vi,Vo,V,DD,M,L,M,I,Vo,Vi,R,减小,(K,I,/,K,L,),(1),V,OH,比电源电压,V,DD,低一个阈值电压,Vt,（有衬底偏值效应）；,(3),M,L,和,M,I,的宽长比分别影响,t,r,和,t,f,。,(4),上升过程由于负载管逐渐接近截止，,t,r,较大。,(2),V,OL,与,R,有关，为有比电路；,0,Vo,t,2023/9/6,2024/8/30,韩 良,24,Vi,Vo,V,DD,M,L,M,I,（,1,）,V,OH,=V,DD,V,TL,还受衬偏影响,（,3,）,上升速度慢,（负载管小且逐渐截止）,（,4,）,噪声容限小,（,5,）,静态功耗大,（,2,）,V,OL,有比,(V,DD,V,TL,),2,2,R,(,V,OH,V,TI,),（,6,）,器件少，面积小,4.2.2,E/E,饱和负载,NMOS,反相器,2.,单元特点,2023/9/6,2024/8/30,韩 良,25,V,DD,M,L,F,NMOS,PDN,In,1,In,N,A,B,F,D,E,C,aoi221,V,DD,M,L,A,B,F,D,C,E,oai32,V,DD,M,L,A,B,F,F,nor2,V,DD,M,L,A,B,nand2,F,V,DD,M,L,4.2.2,E/E,饱和负载,NMOS,反相器,3.,门电路结构,2023/9/6,2024/8/30,韩 良,26,V,i,Vo,V,DD,M,L,M,I,V,GG,V,OH,= V,DD,K,L,2,(,V,GG,-,V,OH,-,V,TL,)(,V,DD,-,V,OH,),-,(,V,DD,-,V,OH,),2,= 0,V,GG,V,DD,+,V,TL,Vi,为,V,OL,时，,M,I,截止，,M,L,非饱和,V,DD,M,L,V,GG,F,NMOS,PDN,In,1,In,N,4.2.3,E/E,非饱和负载,NMOS,反相器,1.,结构和工作原理,2023/9/6,2024/8/30,韩 良,27,4.2.3,E/E,非饱和负载,NMOS,反相器,1.,结构和工作原理,(,续,),V,i,Vo,V,DD,M,L,M,I,V,GG,K,I,2,(,V,OH,-,V,TI,),V,OL,-,V,OL,2,K,L,2,(,V,GG,-,V,OL,-,V,TL,)(,V,DD,-,V,OL,),-,(,V,DD,-,V,OL,),2,=,V,OL,V,DD,2,2,m,R,(,V,OH,V,TI,),其中：,R,=,K,I,K,L,=,(,W,/,L,),I,(,W,/,L,),L,m,=,V,DD,2(V,GG,V,TL,),V,DD,0,m,1,V,i,为,V,OH,时，,M,I,非饱和，,M,L,非饱和,2023/9/6,2024/8/30,韩 良,28,4.2.3,E/E,非饱和负载,NMOS,反相器,2.,单元特点,V,i,Vo,V,DD,M,L,M,I,V,GG,Vo,Vi,(,K,I,/,K,L,),R,增大,(1),双电源,(2),V,OH,=V,DD,(3),V,OL,与,R,有关，为有比电路；,(4),V,GG,越高，,t,r,越小，但是,V,OL,越大，功耗越大。,2023/9/6,2024/8/30,韩 良,29,V,i,Vo,V,DD,M,L,M,I,V,GG,（,1,）,双电源,（,2,）,V,OH,=V,DD,（,5,）,噪声容限小,（,6,）,静态功耗大,（,7,）,器件少，面积小,（,3,）,有比,V,OL,V,DD,2,2,m,R,(,V,OH,V,TI,),（,4,）,上升速度慢,（负载管小）,4.2.3,E/E,非饱和负载,NMOS,反相器,2.,单元特点,2023/9/6,2024/8/30,韩 良,30,4.2.4,自举负载,NMOS,反相器,1.,结构和自举原理,初始状态：,V,i,=,V,OH,，,Vo,=,V,OL,M,B,、,M,L,饱和、,M,I,非饱和,V,OL,(V,DD,V,TB,V,TL,),2,2,R,(,V,OH,V,TI,),其中：,R,=,K,I,K,L,=,(,W,/,L,),I,(,W,/,L,),L,有比电路,V,GL,=V,DD,V,TB,V,i,Vo,V,DD,M,B,M,I,M,L,C,B,V,GL,V,DD,M,B,M,L,C,B,V,GL,F,NMOS,PDN,In,1,In,N,2023/9/6,2024/8/30,韩 良,31,自举过程：,V,i,变为,V,OL,M,I,截止,Vo,上升，,V,GL,随,Vo,上升,(,电容自举,),，,V,i,Vo,V,DD,M,B,M,I,M,L,C,B,V,GL,V,GL,=V,DD,V,TB,V,GSL,=,V,GL,-,V,OL,V,OL,上升，而电容两端电压不变,当,V,OL,上升到,2V,TB,时，,V,GL,上升,到,V,DD,+,V,TB,，,M,L,非饱和。,4.2.4,自举负载,NMOS,反相器,1.,结构和自举原理,2023/9/6,2024/8/30,韩 良,32,自举过程：,M,B,截止，,M,L,逐渐由饱和进入,非饱和导通，上升速度加快。,自举结果：,t,r,缩短，,V,OH,可达到,V,DD,。,V,i,Vo,V,DD,M,B,M,I,M,L,C,B,V,GL,4.2.4,自举负载,NMOS,反相器,1.,结构和自举原理,2023/9/6,2024/8/30,韩 良,33,自举电路中的漏电，会使自举电位,V,GL,下降,(,尤其是低频,),，最低可降到：,V,GL,=V,DD,V,TB,， 因而,M,L,变为饱和导通，输出,V,OH,=,V,DD,V,TB,V,TL,为了提高输出高电平，加入上拉元件,M,A,(,或,R,A,),。,V,i,Vo,V,DD,M,B,M,I,M,L,C,B,V,GL,M,A,4.2.4,自举负载,NMOS,反相器,2.,漏电上拉,2023/9/6,2024/8/30,韩 良,34,（,1,）,V,OH,=V,DD,V,DD,2,V,T,（,3,）,速度快,（自举作用）,（,4,）,噪声容限小,（,5,）,功耗大,（,6,）,器件较多，还有电容,V,i,Vo,V,DD,M,B,M,I,M,L,C,B,V,GL,有比,V,OL,(V,DD,V,TB,V,TL,),2,2,R,(,V,OH,V,TI,),（,2,）,4.2.4,自举负载,NMOS,反相器,3.,单元特点,2023/9/6,2024/8/30,韩 良,35,4.2.5,E/D NMOS,反相器,1.,结构和工作原理,V,i,Vo,V,DD,M,D,M,E,V,OH,= V,DD,K,D,2,(,0,-,V,TD,)(,V,DD,-,V,OH,),-,(,V,DD,-,V,OH,),2,= 0,V,i,为,V,OL,时，,M,E,截止，,M,D,非饱和,M,D,为,耗尽型器件,，,V,TD,0,，,2023/9/6,2024/8/30,韩 良,36,4.2.5,E/D NMOS,反相器,1.,结构和工作原理（续）,V,i,Vo,V,DD,M,D,M,E,K,E,2,(,V,OH,-,V,TE,),V,OL,-,V,OL,2,K,D,(,0,-,V,TD,),2,=,V,OL,V,TD,2,2,R,(,V,OH,V,TE,),其中：,R,=,K,E,K,D,=,(,W,/,L,),E,(,W,/,L,),D,有比电路,（近似于无比电路）,V,i,为,V,OH,时，,M,E,非饱和，,M,D,饱和,2023/9/6,2024/8/30,韩 良,37,4.2.5,E/D NMOS,反相器,2.,单元特点,(1),V,OH,可达到电源电压,V,DD,(2),V,OL,与,R,有关，但是,V,TD,是关键的因素，,近似于无比电路，,面积小,。,(3),上升过程由于负载管由饱和逐渐进入非饱和，,t,r,缩短，,速度快,。,V,i,Vo,V,DD,M,D,M,E,2023/9/6,2024/8/30,韩 良,38,V,i,Vo,V,DD,M,D,M,E,（,1,）,V,OH,=V,DD,（,3,）,速度快,（,4,）,噪声容限小,（,5,）,静态功耗大,（,6,）,器件少，面积小,（,2,）,近似无比,V,OL,V,TD,2,2,R,(,V,OH,V,TE,),4.2.5,E/D NMOS,反相器,2.,单元特点,2023/9/6,2024/8/30,韩 良,39,V,DD,M,D,F,NMOS,PDN,In,1,In,N,A,B,nand2,F,V,DD,M,D,A,B,F,D,E,C,aoi221,V,DD,M,D,A,B,F,D,C,E,oai32,V,DD,M,D,A,B,F,F,nor2,V,DD,M,D,4.2.5,E/D NMOS,反相器,3.,门电路结构,2023/9/6,2024/8/30,韩 良,40,4.2.6,CMOS,反相器,1.,结构和工作原理,V,i,V,o,V,DD,M,P,M,N,V,i,为,V,OL,时，,M,N,截止，,M,P,非饱和,-,K,p,2(,V,OL,- V,DD,-,V,TP,) (,V,OH,-V,DD,), (,V,OH,-,V,DD,),2, = 0,V,OH,= V,DD,V,i,为,V,OH,时，,M,N,非饱和，,M,P,截止,K,n,2(,V,OH,-,V,TN,),V,OL,-,V,OL,2, =0,V,OL,=0,无比电路,M,P,为,PMOS,V,TP,0,2023/9/6,2024/8/30,韩 良,41,4.2.6,CMOS,反相器,2.,电压传输特性及器件工作状态表,V,i,Vo,V,DD,M,P,M,N,截止,非饱和,V,DD,+V,TP,V,i,V,DD,饱和,非饱和,V,O,+V,TN,V,i,V,DD,+V,TP,饱和,饱和,V,O,+V,TP,V,i,V,O,+V,TN,非饱和,饱和,V,TN,V,i,V,O,+V,TP,非饱和,截止,0,V,i,V,TN,P,管,N,管,输入电压范围,0,V,O,V,i,V,DD,V,DD,V,DD,+V,TP,V,TN,2023/9/6,2024/8/30,韩 良,42,4.2.6,CMOS,反相器,3.,噪声容限,0,V,O,V,i,V,DD,V,IL,max,V,IH,min,V,OH,min,V,OL,max,Slope=-1,V,NM,max,=,min,V,NMH,max,V,NML,max,V,DD,V,OH,min,V,SS,V,OL,max,V,IL,max,V,IH,min,V,NML,max,V,NMH,max,2023/9/6,2024/8/30,韩 良,43,4.2.6,CMOS,反相器,4.,瞬态特性,V,o,V,DD,V,i,M,P,M,N,C,L,0,Vo,t,V,DD,0,Vi,t,V,DD,C,L,为负载电容，带负载门数越多， 连线越长，,C,L,越大，延迟越大。,2023/9/6,2024/8/30,韩 良,44,4.2.6,CMOS,反相器,4.,瞬态特性（续,1,）,(1),下降时间,V,i,Vo,V,DD,M,P,M,N,C,L,0,Vo,t,V,DD,90%,10%,t,f,t,f,=,t,f1,+,t,f2,2023/9/6,t,f1,是电容电压,V,o,从,0.9V,DD,下降,到,(V,DD,-V,TH,),所需时间；,t,f2,是电容电压,V,o,从,(V,DD,-V,TH,),下降到,0.1V,DD,所需时间。,在,t,f1,内,M,N,工作在饱和区：,4.2.6,CMOS,反相器,4.,瞬态特性（续,1,）,(1),下降时间,V,i,Vo,V,DD,M,P,M,N,C,L,t,f,=,t,f1,+,t,f2,tf1是电容电压Vo从0.9VDD下降到(,2024/8/30,韩 良,46,4.2.6,CMOS,反相器,4.,瞬态特性（续,2,）,(1),下降时间,V,i,Vo,V,DD,M,P,M,N,C,L,t,f,=,t,f1,+,t,f2,从,t,1,(,对应,V,o,=0.9V,DD,),到,t,2,（对应,V,o,= V,DD,-V,TH,）进行积分，可得,2023/9/6,2024/8/30,韩 良,47,4.2.6,CMOS,反相器,4.,瞬态特性（续,3,）,(1),下降时间,V,i,Vo,V,DD,M,P,M,N,C,L,t,f,=,t,f1,+,t,f2,按上述同样的方法，可求出电容电压从,(V,DD,-V,TH,),放电到,0.1V,DD,所需的时间,t,f2,2k,N,(V,DD,-V,TN,),V,DD,C,L,ln,(,19V,DD,20,V,TN,),2023/9/6,2024/8/30,韩 良,48,4.2.6,CMOS,反相器,4.,瞬态特性（续,4,）,(1),下降时间,V,i,Vo,V,DD,M,P,M,N,C,L,2,V,DD,K,N,(V,DD,V,TN,),C,L,V,TN,0.1,V,DD,V,DD,V,TN,+,1,ln,(,19V,DD,20,V,TN,),=,K,N,越大,t,f,越小,t,f,=,t,f1,+,t,f2,2023/9/6,2024/8/30,韩 良,49,4.2.6,CMOS,反相器,4.,瞬态特性（续,5,）,(1),下降时间,V,i,Vo,V,DD,M,P,M,N,C,L,t,f,=,t,f1,+,t,f2,假设,V,TN,0,.2V,DD,k,N,V,DD,C,L,2,t,f,2023/9/6,2024/8/30,韩 良,50,4.2.6,CMOS,反相器,4.,瞬态特性（续,6,）,(2),上升时间,V,i,Vo,V,DD,M,P,M,N,C,L,0,Vo,t,V,DD,90%,10%,t,r,2,V,DD,K,P,(V,DD,|,V,TP,|),C,L,|,V,TP,|,0.1,V,DD,V,DD, |,V,TP,|,+,1,ln,(,19V,DD,20 |,V,TP,|,),=,K,P,越大,t,r,越小,t,r,=,t,r1,+,t,r2,2023/9/6,2024/8/30,韩 良,51,4.2.6,CMOS,反相器,4.,瞬态特性（续,7,）,(2),上升时间,Vi,Vo,V,DD,M,P,M,N,C,L,t,r,=,t,r1,+,t,r2,假设,V,TN,0,.2V,DD,k,P,V,DD,C,L,2,t,r,k,N,V,DD,2,t,f,C,L,如果希望,t,r,t,f,，则要求,K,N,=,K,P,由于,N,2,P,需要使,W,P,=2W,N,2023/9/6,2024/8/30,韩 良,52,4.2.6,CMOS,反相器,5.,功耗特性,V,i,V,o,V,DD,M,P,M,N,(1),静态功耗,P,S,理想情况下静态电流为,0,，实际存在漏电流（表面漏电，,PN,结漏电），有漏电功耗：,P,S,=,I,os,V,DD,CMOS,电路功耗由三部分组成：静态功耗、瞬态功耗和节点电容充放电功耗。,设计时应尽量减小,PN,结面积,2023/9/6,2024/8/30,韩 良,53,4.2.6,CMOS,反相器,5.,功耗特性（续,1,）,V,i,V,o,V,DD,M,P,M,N,C,O,C,I,0,V,i,t,0,I,T,t,由于节点都存在寄生电容，因而状态转换时输入波形有一定的斜率，使,NMOS,和,PMOS,都处于导通态，存在瞬态电流，产生交变功耗。,(2),瞬态功耗,P,t,2023/9/6,2024/8/30,韩 良,54,4.2.6,CMOS,反相器,5.,功耗特性（续,2,）,V,i,V,o,V,DD,M,P,M,N,C,O,C,I,0,V,i,t,0,I,T,t,P,c,2,1,(t,r,+t,f,),I,Tmax,V,DD,近似计算，假定交变电流为三角波。,设计时应尽量减小,t,r,和,t,f,(2),瞬态功耗,P,t,2023/9/6,2024/8/30,韩 良,55,4.2.6,CMOS,反相器,5.,功耗特性,(3),电容充放电功耗,Pc,在状态转换过程中，结点电位的上升和下降，都伴随着结点电容的充放电过程，产生功耗。,Vi,Vo,V,DD,M,P,M,N,C,L,P,c,=,C,L,V,DD,2,2023/9/6,2024/8/30,韩 良,56,4.2.6,CMOS,反相器,6.,最佳设计,Vi,Vo,V,DD,M,P,M,N,(1),最小面积,方案,芯片面积,A=,(,W,n,L,n,+ W,p,L,p,),按工艺设计规则设计最小尺寸,L,p,= L,n,W,p,= W,n,面积小、功耗小、非对称延迟,(2),对称延迟,方案,上升时间与下降时间相同,t,r,=,t,f,应有：,K,p,= K,n,，一般取：,L,p,=L,n,则有：,W,p,/ W,n,=,n,/,p,2,2023/9/6,2024/8/30,韩 良,57,4.2.6,CMOS,反相器,7.,单元版图示例,2023/9/6,2024/8/30,韩 良,58,4.2.7,作业,1,说明什么是有比和无比电路？,2,CMOS,反相器的功耗包括哪几部分？,2023/9/6,2024/8/30,韩 良,59,4-3,标准,CMOS,静态基本逻辑门,2023/9/6,2024/8/30,韩 良,60,思考题,1.,NMOS,门电路中，输入端数对特性有何影响（静态和瞬态）？设计时如何考虑？,2.,CMOS,门电路中，输入端数对特性有何影响（静态和瞬态）？设计时如何考虑？,2023/9/6,2024/8/30,韩 良,61,4.3.1,NMOS,门电路,1.,或非门（,nor,）,VDD,A,B,C,F,VDD,A,B,C,F,输入管等效,等效为反相器进行性能分析，按最坏条件满足性能要求进行设计。,2023/9/6,2024/8/30,韩 良,62,4.3.1,NMOS,门电路,2.,与非门（,nand,）,等效为反相器时，等效输入管宽长比减小，严重影响,V,OL,和,t,f,，因此输入端数不宜过多。,VDD,A,B,F,输入管等效,VDD,A,B,F,2023/9/6,2024/8/30,韩 良,63,4.3.1,NMOS,门电路,3.,与或非门,V,DD,A,B,C,F,D,E,V,DD,F,A,B,C,D,E,2023/9/6,2024/8/30,韩 良,64,4.3.1,NMOS,门电路,4.,或与非门,V,DD,A,F,D,B,C,E,V,DD,F,A,D,B,C,E,2023/9/6,2024/8/30,韩 良,65,4.3.1,NMOS,门电路,5.,异或门（,xor,）,V,DD,F,A,B,V,DD,V,DD,V,DD,A,B,F,F,=,A,B +,A,B =,A+B + A,B,2023/9/6,2024/8/30,韩 良,66,4.3.1,NMOS,门电路,6.,异或非门（,nxor,）,F,=,A,B +,A,B =,AB,(,A+,B),V,DD,V,DD,V,DD,A,B,F,V,DD,F,A,B,2023/9/6,2024/8/30,韩 良,67,4.3.1,NMOS,门电路,6.,异或非门（,nxor,）续,F = A,B +,A,B,V,DD,A,B,F,电路结构简单，但是与其它单元级联时会有电流灌入前级，影响输出低电平。,2023/9/6,2024/8/30,韩 良,68,4.3.1,NMOS,门电路,7.,同相推挽输出驱动门,V,DD,A,F,V,DD,A,F,上拉结构输出,输出高电平低,2023/9/6,2024/8/30,韩 良,69,4.3.1,NMOS,门电路,8.,反相推挽输出驱动门,V,DD,A,F,2023/9/6,2024/8/30,韩 良,70,4.3.1,NMOS,门电路,9.,三态驱动门,F,A,En,V,DD,F,A,En,V,DD,同相,反相,2023/9/6,2024/8/30,韩 良,71,1.,PUN,由,PMOS,管组成，,PDN,由,NMOS,管组成,2.,PMOS,管数与,NMOS,管数及输入端数都相同,（为,1,时即是反相器）,3.,所有输入都同时分配到,PUN,和,PDN,中,5.,稳定状态时,PUN,和,PDN,只有一个导通,6.,输出高电平为,V,DD,，输出低电平为,V,SS,7.,理想静态功耗为零,F,V,DD,NMOS,PDN,In,1,In,N,PMOS,PUN,In,1,In,N,V,SS,8.,单级门完成的功能都是反相的,4.,PUN,和,PDN,采用互为对偶网络,4.3.2,标准,CMOS,静态基本门电路结构,2023/9/6,2024/8/30,韩 良,72,4.3.2,标准,CMOS,静态基本门电路结构,1.,或非门（,nor,）,(1),电路结构示例,V,DD,C,B,F,nor4,A,D,V,DD,A,B,F,F,nor2,V,DD,C,B,F,nor3,A,PDN,中的,NMOS,管,是单一的,并联,关系,PUN,中的,PMOS,管,是单一的,串联,关系,2023/9/6,2024/8/30,韩 良,73,PUN,导通时，等效,PMOS,管的宽长比减小,(,与端数有关,),PUN,(W,/L),P,/3,V,DD,C,B,F,nor3,A,4.3.2,标准,CMOS,静态基本门电路结构,1.,或非门（,nor,）,(2),PUN,等效分析示例,2023/9/6,2024/8/30,韩 良,74,PDN,导通时，随着导通,NMOS,管个数的增加，等效,NMOS,管的宽长,比加大。,PDN,(W,/L),N,2(W,/L),N,3(W,/L),N,V,DD,C,B,F,nor3,A,4.3.2,标准,CMOS,静态基本门电路结构,1.,或非门（,nor,）,(3),PDN,等效分析示例,2023/9/6,2024/8/30,韩 良,75,下降时间,t,f,NMOS,管有导通的输出电平就会下降。下降,时间,t,f,随着,NMOS,管同时导通个数的增加而减小。,或非门输入端数过多将会严增加上升时间,t,r,，适合要求下降速度快的电路。,上升时间,t,r,PMOS,管全导通输出电平才会上升。上升,时间,t,r,随着输入端数的增加而增大。,V,DD,C,B,F,nor3,A,4.3.2,标准,CMOS,静态基本门电路结构,1.,或非门（,nor,）,(4),特性分析示例,2023/9/6,2024/8/30,韩 良,76,转折电压V,*,设：,o,=,K,N,K,P,=,N,(W/L),N,P,(W/L),P,则：,1,= 3,o,2,= 6,o,3,= 9,o,V,*,逐渐远离,V,DD,，低电平噪声容限下降。,或非门输入端数过多将会严重影响噪声容限,(,V,*,),V,DD,C,B,F,nor3,A,V,DD,0,V,O,V,i,V,DD,o,3,4.3.2,标准,CMOS,静态基本门电路结构,1.,或非门（,nor,）,(4),特性分析示例,2023/9/6,2024/8/30,韩 良,77,4.3.2,标准,CMOS,静态基本门电路结构,1.,或非门（,nor,）,(5),单元版图示例,2023/9/6,2024/8/30,韩 良,78,4.3.2,标准,CMOS,静态基本门电路结构,1.,或非门（,nor,）,(5),单元版图示例,2023/9/6,2024/8/30,韩 良,79,4.3.2,标准,CMOS,静态基本门电路结构,2.,与非门（,nand,）,(1),电路结构示例,V,DD,A,B,F,nand4,C,D,F,A,B,nand3,C,V,DD,A,B,F,nand2,V,DD,PDN,中的,NMOS,管,是单一的,串联,关系,PUN,中的,PMOS,管,是单一的,并联,关系,2023/9/6,2024/8/30,韩 良,80,PUN,导通时，随着导通,PMOS,管个数的增加，等效,PMOS,管的宽长比加大。,F,A,B,nand3,C,V,DD,PUN,(W,/L),P,2(W,/L),p,3(W,/L),p,4.3.2,标准,CMOS,静态基本门电路结构,2.,与非门（,nand,）,(2) PUN,等效分析示例,2023/9/6,2024/8/30,韩 良,81,PDN,导通时，等效,NMOS,管的宽长比减小,(,与端数有关,),F,A,B,nand3,C,V,DD,PDN,(W,/L),N,/3,4.3.2,标准,CMOS,静态基本门电路结构,2.,与非门（,nand,）,(3) PDN,等效分析示例,2023/9/6,2024/8/30,韩 良,82,上升时间,t,r,PMOS,管有导通的输出电平就会上升。,上升时间,t,r,随着,PMOS,管同时导通个数的增加而减小。,与非门输入端数过多将会严重增加下降时间,t,f,，适合要求上升速度快的电路。,F,A,B,nand3,C,V,DD,下降时间,t,f,NMOS,管全导通输出电平才会下降。,下降时间,t,f,随着输入端数的增加而增大。,4.3.2,标准,CMOS,静态基本门电路结构,2.,与非门（,nand,）,(4),特性分析示例,2023/9/6,2024/8/30,韩 良,83,转折,电压V,*,F,A,B,nand3,C,V,DD,设：,o,=,K,N,K,P,=,N,(W/L),N,P,(W/L),P,则：,1,=,o,/3,2,=,o,/6,3,=,o,/9,V,*,逐渐靠近,V,DD,，高电平噪声容限下降。,与非门输入端数过多将会严重影响噪声容限,(,V,*,),V,DD,0,V,O,V,i,V,DD,o,3,4.3.2,标准,CMOS,静态基本门电路结构,2.,与非门（,nand,）,(4),特性分析示例,2023/9/6,2024/8/30,韩 良,84,4.3.2,标准,CMOS,静态基本门电路结构,2.,与非门（,nand,）,(5),单元版图示例,2023/9/6,2024/8/30,韩 良,85,4.3.2,标准,CMOS,静态基本门电路结构,2.,与非门（,nand,）,(5),单元版图示例,2023/9/6,2024/8/30,韩 良,86,A,B,C,E,D,F,A,B,D,C,E,F,2023/9/6,2024/8/30,韩 良,87,A,B,D,C,E,F,A,B,D,C,E,F,2023/9/6,2024/8/30,韩 良,88,4.3.3,标准,CMOS,静态,复合门,(1),结构特点,PDN,中的,NMOS,管和,PUN,中的,PMOS,管都串联和并联的组合关系，而且它们是串并联对偶网络关系。,复,合逻辑单级门的,PDN,和,PUN,中的器件都有串联关系，因而上升时间和下降时间都会加大。,复合逻辑单级门完成多级逻辑运算功能，组成较复杂逻辑比较灵活，有利于减少组成集成电路的门的级数，又有利于减小电路整体延迟。,V,DD,NMOS,PDN,In,1,In,N,PMOS,PUN,In,1,In,N,V,SS,2023/9/6,2024/8/30,韩 良,89,(2),与或非门,（,aoi?.?,）,V,DD,NMOS,PDN,In,1,In,N,PMOS,PUN,In,1,In,N,V,SS,PDN,是由串联的,NMOS,管再并联组成。,与或非门,是单级逻辑门完成了“与”和“或非”两级逻辑运算，是复合逻辑门的一种。,PUN,是由并联的,PMOS,管再串联组成。与,PDN,中串联,NMOS,对应的,PMOS,管是并联关系。,4.3.3,标准,CMOS,静态,复合门,2023/9/6,2024/8/30,韩 良,90,V,DD,A,B,F,C,E,D,A,B,C,D,E,4.3.3,标准,CMOS,静态,复合门,(2),与或非门,示例,1:,aoi32,2023/9/6,2024/8/30,韩 良,91,V,DD,A,B,F,D,A,B,C,E,E,D,C,4.3.3,标准,CMOS,静态,复合门,(2),与或非门,示例,2:,aoi221,2023/9/6,2024/8/30,韩 良,92,4.3.3,标准,CMOS,静态,复合门,(2),与或非门,示例,2:,aoi221,2023/9/6,2024/8/30,韩 良,93,A,B,D,C,E,F,4.3.3,标准,CMOS,静态,复合门,(2),与或非门,示例,2:,aoi221,2023/9/6,2024/8/30,韩 良,94,(3),或与非门,（,oai?.?,）,V,DD,NMOS,PDN,In,1,In,N,PMOS,PUN,In,1,In,N,V,SS,PDN,是由并联的,NMOS,管再串联组成。,或与非门,是单级逻辑门完成了,“,或,”,和,“,与非,”,两级逻辑运算,，,是复合逻辑门的一种。,PUN,是由串联的,NMOS,管再并联组成。与,PDN,中并联,NMOS,对应的,PMOS,管是串联关系。,4.3.3,标准,CMOS,静态,复合门,2023/9/6,2024/8/30,韩 良,95,V,DD,A,B,F,D,A,B,C,E,D,C,E,4.3.3,标准,CMOS,静态,复合门,(3),或与非门,（,oai,）,示例,1:,oai32,2023/9/6,2024/8/30,韩 良,96,4.3.3,标准,CMOS,静态,复合门,(3),或与非门,（,oai,）,示例,1:,oai32,2023/9/6,2024/8/30,韩 良,97,A,B,D,C,E,F,4.3.3,标准,CMOS,静态,复合门,(3),或与非门,（,oai,）,示例,1:,oai32,2023/9/6,2024/8/30,韩 良,98,V,DD,A,C,F,A,B,E,B,E,D,D,C,4.3.3,标准,CMOS,静态,复合门,(3),或与非门,（,oai,）,示例,2: oai221,2023/9/6,2024/8/30,韩 良,99,4.3.3,标准,CMOS,静态,复合门,(3),或与非门,（,oai,）,示例,2: oai221,2023/9/6,2024/8/30,韩 良,100,A,B,D,C,E,F,4.3.3,标准,CMOS,静态,复合门,(3),或与非门,（,oai,）,示例,2: oai221,2023/9/6,2024/8/30,韩 良,101,A,B,F,F = A+B + A,B,4.3.4,CMOS,静态复合逻辑单元,(1),异或门,（,xor,）,示例,1,2023/9/6,2024/8/30,韩 良,102,A,V,DD,B,F,V,DD,V,DD,F = A,B,+ A,B,= A,B,+ A,B,A,B,F,V,DD,V,DD,4.3.4,CMOS,静态复合逻辑单元,(1),异或门,（,xor,）,示,例,2,2023/9/6,2024/8/30,韩 良,103,A,V,DD,B,F,V,DD,V,DD,A,B,F,4.3.4,CMOS,静态复合逻辑单元,(1),异或门,（,xor,）,示例,2,2023/9/6,2024/8/30,韩 良,104,A,B,F,F,=,A,B,(A+B),4.3.4,CMOS,静态复合逻辑单元,(1),异或非门,（,nxor,）,示例,1,2023/9/6,2024/8/30,韩 良,105,A,B,F,V,DD,V,DD,V,DD,A,V,DD,B,F,V,DD,F = A,B,+ A,B,= A,B,+ A,B,4.3.4,CMOS,静态复合逻辑单元,(2),异或非门,（,nxor,）,示例,2,2023/9/6,2024/8/30,韩 良,106,A,B,F,A,B,F,F = AB + A,B = AB + A,B,4.3.4,CMOS,静态复合逻辑单元,(2),异或非门,（,nxor,）,示例,3,2023/9/6,2024/8/30,韩 良,107,F,A,En,V,DD,F,A,En,V,DD,V,DD,A,F,C,C,C,C,4.3.4,CMOS,静态复合逻辑单元,(3),双向强驱动,三态门,2023/9/6,2024/8/30,韩 良,108,4.3.4,CMOS,静态复合逻辑单元,(4),单向强驱动,三态门,2023/9/6,2024/8/30,韩 良,109,V,DD,NMOS,PDN,In,1,In,N,PMOS,PUN,In,1,In,N,V,SS,C,F,C,PMOS,传输门与,PUN,串接在电源,V,DD,与输出,F,之间,NMOS,传输门与,PDN,串接在地,V,SS,与输出,F,之间,PMOS,传输门与,NMOS,传输门受相反信号控制,由于传输管的串入，输出驱动能力下降。,结构,4.3.4,CMOS,静态复合逻辑单元,(5),内部,三态门,（钟控三态门,C,2,MOS,）,2023/9/6,2024/8/30,韩 良,110,V,DD,A,C,F,C,A,B,F,C,C,V,DD,A,B,F,C,C,V,DD,钟控或非门,钟控与非门,钟控反相器,4.3.4,CMOS,静态复合逻辑单元,(5),内部,三态门,（钟控三态门,C,2,MOS,）,示例,2023/9/6,2024/8/30,韩 良,111,F,=,A,=,A,F,A,A,V,DD,M,P1,M,N1,F,V,DD,M,P2,M,N2,A,从逻辑功能上讲，,buffer,是允余单元，其目的是为了得到一定的延迟或驱动。（详见,4.9,）,4.3.4,CMOS,静态复合逻辑单元,(6),缓冲器,(buffer),2023/9/6,2024/8/30,韩 良,112,4-4,伪,NMOS,逻