第7章--触发器和时序逻辑电路课件

RSRS、JKJK、D D、T T触发器及其应用触发器及其应用主要授主要授课课内容内容学习目的与要求学习目的与要求 了解和熟记触发器和门电路的基本区别；理了解和熟记触发器和门电路的基本区别；理解和牢记各类触发器的功能及其触发方式；掌握解和牢记各类触发器的功能及其触发方式；掌握时序逻辑电路的分析方法；理解时序逻辑电路的时序逻辑电路的分析方法；理解时序逻辑电路的设计思路及学会简单的同步时序逻辑电路的设计设计思路及学会简单的同步时序逻辑电路的设计方法；理解计数器、寄存器的概念和功能分析；方法；理解计数器、寄存器的概念和功能分析；学习利用数字电路实验台进行寄存器、计数器实学习利用数字电路实验台进行寄存器、计数器实验的步骤和方法。验的步骤和方法。一、时序逻辑电路的定义和一般结构一、时序逻辑电路的定义和一般结构一、时序逻辑电路的定义和一般结构一、时序逻辑电路的定义和一般结构时序逻辑电路是一种在任一时刻的输出不仅取决于时序逻辑电路是一种在任一时刻的输出不仅取决于时序逻辑电路是一种在任一时刻的输出不仅取决于时序逻辑电路是一种在任一时刻的输出不仅取决于该时刻电路的输入，而且还与电路过去的输入有关的逻该时刻电路的输入，而且还与电路过去的输入有关的逻该时刻电路的输入，而且还与电路过去的输入有关的逻该时刻电路的输入，而且还与电路过去的输入有关的逻辑电路。辑电路。辑电路。辑电路。因此时序逻辑电路须具备输入信号的存储电路（主因此时序逻辑电路须具备输入信号的存储电路（主因此时序逻辑电路须具备输入信号的存储电路（主因此时序逻辑电路须具备输入信号的存储电路（主要由触发器构成）。要由触发器构成）。要由触发器构成）。要由触发器构成）。时时时时序序序序逻辑电逻辑电逻辑电逻辑电路的概述路的概述路的概述路的概述组合逻辑电路存储电路（由触发器等构成）X1X2Z1Z2W1W2WiY1Y2Yi时序逻辑电路的组成时序逻辑电路的组成 时时时时序序序序逻辑电逻辑电逻辑电逻辑电路的概述路的概述路的概述路的概述存储电路的输出信号存储电路的输入信号输入信号输出信号 根据上述触发器的特征可知，触发器可以记忆根据上述触发器的特征可知，触发器可以记忆1 1位二值信号。根据逻辑功能的不同，触发器可以分为位二值信号。根据逻辑功能的不同，触发器可以分为基本的基本的RS触发器、时钟控制的触发器、时钟控制的RS触发器、触发器、JK触发器、触发器、D触发器、触发器、T和和T触发器；按照触发方式的不同，又触发器；按照触发方式的不同，又可分为电位触发器和边沿触发器。可分为电位触发器和边沿触发器。7.1 触发器触发器 触发器是最简单、最基本的时序逻辑电路，常用的触发器是最简单、最基本的时序逻辑电路，常用的时序逻辑电路寄存器、计数器等，通常都是由各类触发时序逻辑电路寄存器、计数器等，通常都是由各类触发器构成的。器构成的。触发器有两个稳定的状态：触发器有两个稳定的状态：“0 0”状态和状态和“1 1状态；状态；不同的输入情况下，它可以被置成不同的输入情况下，它可以被置成0 0状态或状态或1 1状态；状态；当输入信号消失后，所置成的状态能够保持不变。当输入信号消失后，所置成的状态能够保持不变。由两个与非门构成的基本由两个与非门构成的基本由两个与非门构成的基本由两个与非门构成的基本RSRS触发器。触发器。触发器。触发器。7.1.1.7.1.1.RS RS触发器触发器触发器触发器1.基本基本RSRS触发器触发器一对具有互非关系的输出端，其一对具有互非关系的输出端，其中中Q 的状态称为的状态称为触发器的状态触发器的状态。一对输入端子均为低电或有效。一对输入端子均为低电或有效。&1&2QQSDRD基本基本基本基本RSRS触发器的工作原理触发器的工作原理触发器的工作原理触发器的工作原理当当RD=0=0、SD=1=1时：时：Q=0，置，置0功能；功能；SD端称为置端称为置“1”端，只要它为低电端，只要它为低电平，输出即为平，输出即为“1”。RD端称为清端称为清“0”端，端，只要它为低电平，只要它为低电平，输出即为输出即为“0”。S SD D R RD D QQn+1n+10 0 0 0 不定不定不定不定0 1 0 1 0 01 0 1 0 1 11 1 1 1 不变不变不变不变当当RD=1=1、SD=0=0时：时：Q=1，置，置1功能；功能；当当RD=1=1、SD=1=1时：时：Q不变，保持；不变，保持；当当RD=0=0、SD=0=0时：时：Q不定，禁止态。不定，禁止态。基本基本RS触发器的次态真值表触发器的次态真值表基本基本基本基本RSRS触发器的波形图触发器的波形图触发器的波形图触发器的波形图反映触发器输入信号取值和状态之间对应关系的图形称为波形图。反映触发器输入信号取值和状态之间对应关系的图形称为波形图。置置0置置1置置1禁止禁止保持保持置置1置置1Q保持保持不定不定Q2.同步同步RS触发器触发器CP1时，触发器输出状态由时，触发器输出状态由R和和S及及Qn决定。决定。钟控钟控RS触发器功能真值表触发器功能真值表约束条件：约束条件：S R=0主主要要特特点点（1）时时钟钟电电平平控控制制。在在CP1期期间间接接收收输输入入信信号号，CP0时时状状态态保保持持不不变变，与与基基本本RS触触发发器器相相比比，对对触触发发器器状状态态的的转转变变增增加加了时间控制。了时间控制。（2）R、S之之间间有有约约束束。不不能能允允许许出出现现R和和S同同时时为为1的的情情况况，否否则会使触发器处于不确定的状态。则会使触发器处于不确定的状态。不不变变不不变变不不变变不不变变不不变变不不变变置1置0置1置0保保持持波波形形图图2.同步同步RS触发器触发器0 01 1JKJK触发器的工作原理触发器的工作原理触发器的工作原理触发器的工作原理7.1.2 JK触发器触发器功功能能表表波波形形图图置置置置1 1置置置置0 0翻转翻转翻转翻转保持保持保持保持JKJK触发器的次态方程式：触发器的次态方程式：触发器的次态方程式：触发器的次态方程式：7.1.3 D触发器触发器 在在双双稳稳态态触触发发器器中中，除除了了RS触触发发器器外外，根根据据电电路路结结构构和和工工作作原原理理的的不不同同，还还有有众众多多具具有有不不同同逻逻辑辑功功能能的的触触发发器器。根根据据实实际际需需要要，可可将将某某种种逻逻辑辑功功能能的的触触发发器器经经过过改改接接或或附附加加一一些些门门电电路路后后，转转换换为为另另一一种种逻逻辑辑功功能能的的触触发发器器。D触触发发器器就就是是这这样样得得到的。到的。触发器之间逻辑功能的转换触发器之间逻辑功能的转换触发器之间逻辑功能的转换触发器之间逻辑功能的转换D D触发器的次态方程式：触发器的次态方程式：触发器的次态方程式：触发器的次态方程式：7.1.2 D触发器触发器 CP CP D D Q Q Q Q检验学习结果检验学习结果检验学习结果检验学习结果何谓何谓“空翻空翻”？造成？造成“空空翻翻”的原因是什么？的原因是什么？“空空翻翻”和和“不定不定”状态有何状态有何区别？如何有效解决区别？如何有效解决“空空翻翻”问题？问题？能否写出能否写出JK触发触发器的次态方程？器的次态方程？能否写出能否写出JK触发触发器的状态真值表器的状态真值表？本节共介绍了几类本节共介绍了几类触发器？能否准确触发器？能否准确地说出各类触发器地说出各类触发器的功能？的功能？答案在书中找答案在书中找你能不能根据逻你能不能根据逻辑图符号来区别辑图符号来区别触发器的触发方触发器的触发方式？式？7.2 7.2 时序电路的分析与设计方法时序电路的分析与设计方法时序电路的分析与设计方法时序电路的分析与设计方法 时序逻辑电路的分析，是根据给定电路的逻辑图，分析该电路工作过程、性质及功能。一、时序电路分析步骤一、时序电路分析步骤根据电路写出各根据电路写出各触发器的驱动方触发器的驱动方程程写出各触发器写出各触发器的状态方程的状态方程次态卡次态卡诺图诺图画出状画出状态转换态转换图图状态转状态转换真值换真值表表时序波时序波形图形图逻辑功逻辑功能分析能分析二、同步时序电路分析举例二、同步时序电路分析举例【例例1 1】分析如图所示时序电路的逻辑功能，电路分析如图所示时序电路的逻辑功能，电路中各触发器为中各触发器为TTLTTL边沿边沿JKJK触发器。触发器。XZCPF1F2Q0Q11解（1）写出各触发器的驱动方程（2）将各驱动方程代入触发器的特性方程可得各触发器状态方程，因为JK触发器的特性方程为：因此二、同步时序电路分析举例二、同步时序电路分析举例 1 0 1 1 1 1 0 1 1 1 1 0 0 0 0 1 0 1 1 1 0 1 0 0 0 0 1 0 1 1 1 1 0 0 1 0 1 0 0 0 0 1 0 1 0 0 0 0（3）进行状态计算 输入输入/现态现态次态次态/输出输出二、同步时序电路分析举例二、同步时序电路分析举例000111100/01/01/10/00/01/00/11/0由状态表得状态图CPXQ0Q1Z电路时序图（4）逻辑功能分析逻辑功能分析该电路为同步可控计数器，当该电路为同步可控计数器，当X=0X=0时加法计数器，时加法计数器，X=1X=1时减法计数器时减法计数器7.3 计数器计数器 能够记忆输入脉冲个数的电路称为计数器。能够记忆输入脉冲个数的电路称为计数器。计数器是计数器是时序逻辑电路中的具体应用。时序逻辑电路中的具体应用。计计计计数数数数器器器器同步计数器同步计数器异步计数器异步计数器二进制计数器二进制计数器N进制计数器进制计数器十进制计数器十进制计数器加法计数器加法计数器减法计数器减法计数器可逆计数器可逆计数器加法计数器加法计数器减法计数器减法计数器可逆计数器可逆计数器二进制计数器二进制计数器十进制计数器十进制计数器7.3.1 二进制计数器二进制计数器3位异步二进制加法计数器位异步二进制加法计数器 由由于于3个个触触发发器器都都接接成成了了T触触发发器器，所所以以最最低低位位触触发发器器F0每每来来一一个个时时钟钟脉脉冲冲的的下下降降沿沿（即即CP由由1变变0）时时翻翻转转一一次次，而而其其他他两两个个触触发发器器都都是是在在其其相相邻邻低低位位触触发发器器的的输输出出端端Q由由1变变0时时翻翻转转，即即F1在在Q0由由1变变0时时翻翻转，转，F2在在Q1由由1变变0时翻转。时翻转。三位二进制异步加计数器的波形图三位二进制异步加计数器的波形图三位二进制异步加计数器的波形图三位二进制异步加计数器的波形图F0每输入一个时钟脉冲翻转一次。每输入一个时钟脉冲翻转一次。F1在在Q0由由1变变0时翻转。时翻转。F2在在Q1由由1变变0时翻转。时翻转。实现了二分频实现了二分频实现了四分频实现了四分频实现了八分频实现了八分频 从从状状态态表表或或波波形形图图可可以以看看出出，从从状状态态000开开始始，每每来来一一个个计计数数脉脉冲冲，计计数数器器中中的的数数值值便便加加1，输输入入8个个计计数数脉脉冲冲时时，就就计计满满归归零零，所所以以作作为为整整体体，该该电电路路也也可可称称为为八八进进制制计数器计数器。由由于于这这种种结结构构计计数数器器的的时时钟钟脉脉冲冲不不是是同同时时加加到到各各触触发发器器的的时时钟钟端端，而而只只加加至至最最低低位位触触发发器器，其其他他各各位位触触发发器器则则由由相相邻邻低低位位触触发发器器的的输输出出Q来来触触发发翻翻转转，即即用用低低位位输输出出推推动动相相邻邻高高位位触触发发器器，3个个触触发发器器的的状状态态只只能能依依依依次次次次翻翻翻翻转转转转，并并并并不不不不同同同同步步步步，这这种种结结构构特特点点的的计计数数器器称称为为异异步步计计数数器器。异异步步计计数数器器结结构构简简单单，但但计计数数速速速速度度度度较慢较慢较慢较慢。状态转换真值表状态转换真值表状态转换真值表状态转换真值表3 3位异步二进制减法计数器位异步二进制减法计数器位异步二进制减法计数器位异步二进制减法计数器 F0每输入一个时钟脉冲翻转每输入一个时钟脉冲翻转一次，一次，F1在在Q0由由1变变0时翻转，时翻转，F2在在Q1由由1变变0时翻转时翻转。3 3个个个个JKJK触发器都接成触发器都接成触发器都接成触发器都接成T T触发器触发器触发器触发器,可构成可构成可构成可构成一个同步二进制计数器一个同步二进制计数器一个同步二进制计数器一个同步二进制计数器F0每输入一个时钟脉冲翻转一次每输入一个时钟脉冲翻转一次F1在在Q0=1时，在下一个时，在下一个CP触发沿到来时翻转。触发沿到来时翻转。F2在在Q0=Q1=1时，在下一个时，在下一个CP触发沿到来时翻转。触发沿到来时翻转。4 4位集成同步二进制加法计数器位集成同步二进制加法计数器位集成同步二进制加法计数器位集成同步二进制加法计数器74LS16174LS161用用用用74LS16174LS161构成构成构成构成84218421码码码码6060进制和进制和进制和进制和2424进制计数器进制计数器进制计数器进制计数器集成异步十集成异步十集成异步十集成异步十进制计数器进制计数器进制计数器进制计数器74LS9074LS90引脚排列图引脚排列图74LS90真值表真值表检验学习结果检验学习结果检验学习结果检验学习结果时序逻辑电路有何特时序逻辑电路有何特点？什么是同步时序点？什么是同步时序逻辑电路？何谓异步逻辑电路？何谓异步时序逻辑电路？如何时序逻辑电路？如何区分米莱型和莫尔型区分米莱型和莫尔型电路？电路？试用试用74LS161集集成集成计数成集成计数器构成一个器构成一个十二进制计十二进制计数器？要求数器？要求用反馈预置用反馈预置法实现。法实现。你能否用你能否用74LS90构构成一个八进制计数器成一个八进制计数器？答案在书中找答案在书中找何谓计数器的自启何谓计数器的自启动能力？动能力？本次课结束Thank you7.3 7.3 寄存器寄存器寄存器寄存器 在数字电路中，用来存放二进制数据或代码的电路称在数字电路中，用来存放二进制数据或代码的电路称在数字电路中，用来存放二进制数据或代码的电路称在数字电路中，用来存放二进制数据或代码的电路称为寄存器。为寄存器。为寄存器。为寄存器。寄寄寄寄存存存存器器器器是是是是由由由由具具具具有有有有存存存存储储储储功功功功能能能能的的的的触触触触发发发发器器器器组组组组合合合合起起起起来来来来构构构构成成成成的的的的。一一一一个个个个触触触触发发发发器器器器可可可可以以以以存存存存储储储储1 1位位位位二二二二进进进进制制制制代代代代码码码码，存存存存放放放放n n位位位位二二二二进进进进制制制制代代代代码码码码的的的的寄寄寄寄存器，需用存器，需用存器，需用存器，需用n n个触发器来构成。个触发器来构成。个触发器来构成。个触发器来构成。按按按按照照照照功功功功能能能能的的的的不不不不同同同同，可可可可将将将将寄寄寄寄存存存存器器器器分分分分为为为为数数数数码码码码寄寄寄寄存存存存器器器器和和和和移移移移位位位位寄寄寄寄存存存存器器器器两两两两大大大大类类类类。数数数数码码码码寄寄寄寄存存存存器器器器只只只只能能能能并并并并行行行行送送送送入入入入数数数数据据据据，需需需需要要要要时时时时也也也也只只只只能能能能并并并并行行行行输输输输出出出出。移移移移位位位位寄寄寄寄存存存存器器器器中中中中的的的的数数数数据据据据可可可可以以以以在在在在移移移移位位位位脉脉脉脉冲冲冲冲作作作作用用用用下下下下依依依依次次次次逐逐逐逐位位位位右右右右移移移移或或或或左左左左移移移移，数数数数据据据据既既既既可可可可以以以以并并并并行行行行输输输输入入入入、并并并并行行行行输输输输出出出出，也也也也可可可可以以以以串串串串行行行行输输输输入入入入、串串串串行行行行输输输输出出出出，还还还还可可可可以以以以并并并并行行行行输输输输入入入入、串串串串行行行行输输输输出出出出，串串串串行行行行输输输输入入入入、并行输出并行输出并行输出并行输出，十分灵活，用途也很广。，十分灵活，用途也很广。，十分灵活，用途也很广。，十分灵活，用途也很广。7.3.1 7.3.1 寄存器寄存器寄存器寄存器 即：无论寄存器中原来的内容是什么，只要即：无论寄存器中原来的内容是什么，只要即：无论寄存器中原来的内容是什么，只要即：无论寄存器中原来的内容是什么，只要送数控制时送数控制时送数控制时送数控制时钟脉冲钟脉冲钟脉冲钟脉冲CPCP上升沿到来，加在并行数据输入端的数据上升沿到来，加在并行数据输入端的数据上升沿到来，加在并行数据输入端的数据上升沿到来，加在并行数据输入端的数据D D3 3D D0 0，就立即被送入进寄存器中，有就立即被送入进寄存器中，有就立即被送入进寄存器中，有就立即被送入进寄存器中，有异步复位端为异步复位端为低电平时，寄低电平时，寄存器清零；高存器清零；高电平时：无电平时：无CP脉冲到来寄存脉冲到来寄存器保持原态，器保持原态，CP上升沿到来上升沿到来后置数。后置数。构成寄存器的常用芯片有构成寄存器的常用芯片有74LS77（四位双稳锁存器）、（四位双稳锁存器）、74LS100（八位双稳锁存器）、（八位双稳锁存器）、74LS174（六位寄存器）等。（六位寄存器）等。其中锁存器属于电平触发，在送数状态下，输入端送入的数据其中锁存器属于电平触发，在送数状态下，输入端送入的数据电位不能变化，否则将发生电位不能变化，否则将发生“空翻空翻”。下图是。下图是74LS174管脚引管脚引线功能图，芯片内六个触发器共用一个时钟脉冲线功能图，芯片内六个触发器共用一个时钟脉冲CP（上升边沿（上升边沿触发）和一个异步清零脉冲触发）和一个异步清零脉冲(低电平清零低电平清零)。在存数操作之前，先将各个触发器清零。当出现在存数操作之前，先将各个触发器清零。当出现第第第第1 1个移位脉冲个移位脉冲个移位脉冲个移位脉冲CPCP时，待存数码的最高位和时，待存数码的最高位和4个触发器个触发器的数码的数码同时右移同时右移同时右移同时右移1 1位位位位，即待存数码的最高位存入，即待存数码的最高位存入Q3，而，而寄存器原来所存数码的最高位从寄存器原来所存数码的最高位从Q0输出；出现第输出；出现第2个移个移位脉冲时，待存数码的次高位和寄存器中的位脉冲时，待存数码的次高位和寄存器中的4位数码又位数码又同时右移同时右移1位。依此类推，在位。依此类推，在4个移位脉冲作用下，寄个移位脉冲作用下，寄存器中的存器中的4位数码同时右移位数码同时右移4次，待存的次，待存的4位数码便可存位数码便可存入寄存器。入寄存器。7.3.2 7.3.2 移位寄存器移位寄存器移位寄存器移位寄存器并行输出并行输出并行输出并行输出4 4位左移移位寄存器位左移移位寄存器位左移移位寄存器位左移移位寄存器并行输出并行输出并行输出并行输出集成双向集成双向集成双向集成双向移位寄存器移位寄存器移位寄存器移位寄存器74LS19474LS19474LS19474LS1947.3.3 7.3.3 移位寄存器的应用移位寄存器的应用移位寄存器的应用移位寄存器的应用 移位寄存器除了用作接口、延时外，还可以用作移位寄存器除了用作接口、延时外，还可以用作移位寄存器除了用作接口、延时外，还可以用作移位寄存器除了用作接口、延时外，还可以用作计数和伪随机信号发生器。计数和伪随机信号发生器。计数和伪随机信号发生器。计数和伪随机信号发生器。1.1.构成环形计数器构成环形计数器构成环形计数器构成环形计数器 将移位寄存器的串行输出端和串行输入端连在一起，就构将移位寄存器的串行输出端和串行输入端连在一起，就构将移位寄存器的串行输出端和串行输入端连在一起，就构将移位寄存器的串行输出端和串行输入端连在一起，就构成了环形计数器。成了环形计数器。成了环形计数器。成了环形计数器。1DFF0Q01DFF1Q11DFF2Q21DFF3Q3D0D1D2D3CPQ0Q1Q2Q31000010000100001波波波波形形形形图图图图由由由由74LS19474LS19474LS19474LS194构成构成构成构成的能自启动的的能自启动的的能自启动的的能自启动的4 4位环形计数器位环形计数器位环形计数器位环形计数器2.2.构成扭环环形计数器构成扭环环形计数器构成扭环环形计数器构成扭环环形计数器 用移位寄存器构成扭环环形计数器的结构特点是：将输出用移位寄存器构成扭环环形计数器的结构特点是：将输出用移位寄存器构成扭环环形计数器的结构特点是：将输出用移位寄存器构成扭环环形计数器的结构特点是：将输出触发器的反向输出端与数据输入端相连接。触发器的反向输出端与数据输入端相连接。触发器的反向输出端与数据输入端相连接。触发器的反向输出端与数据输入端相连接。1DFF0Q01DFF1Q11DFF2Q21DFF3Q3D0D1D2D3CPQ0Q1Q2Q300001000110011100001001101111111 当扭环环形计数器的初始状态为当扭环环形计数器的初始状态为0000时，在移位脉冲的作用下，按时，在移位脉冲的作用下，按上图形成状态循环，一般称为有效循环；若初始状态为上图形成状态循环，一般称为有效循环；若初始状态为0100时，将形成时，将形成另一状态循环，称为无效循环。所以，该计数器不能自启动。另一状态循环，称为无效循环。所以，该计数器不能自启动。为了实现电路的自启动，根据无效循环的状态特征为了实现电路的自启动，根据无效循环的状态特征0101和和1101，首，首先保证当先保证当Q30时，时，D01；然后当；然后当Q2Q101时，不论时，不论Q3为何逻辑值，为何逻辑值，D01。据此添加反馈逻辑电路，。据此添加反馈逻辑电路，D0Q3+Q2Q1=Q3Q2Q1，得到能实现自启，得到能实现自启动的扭环环形计数器，如课本上图动的扭环环形计数器，如课本上图10.32所示。所示。3 3伪随机序列发生器（伪随机序列发生器（伪随机序列发生器（伪随机序列发生器（mm序列发生器）序列发生器）序列发生器）序列发生器）伪随机序列发生器也属于计数器的一种类型，其输出状态组合除全伪随机序列发生器也属于计数器的一种类型，其输出状态组合除全0状态外，其它状态均在输出中出现，因其输出状态出现的顺序在统计状态外，其它状态均在输出中出现，因其输出状态出现的顺序在统计上十分近似于随机白噪声，故称为伪随机序列发生器。上十分近似于随机白噪声，故称为伪随机序列发生器。电路的构成主要是反馈逻辑电路的确定，通常采用异或门，反馈电电路的构成主要是反馈逻辑电路的确定，通常采用异或门，反馈电路输入信号的选择根据移位寄存器的位数决定。输出相同时伪随机序路输入信号的选择根据移位寄存器的位数决定。输出相同时伪随机序列的反馈电路不是唯一的。下图所示是一个四位伪随机序列发生器。列的反馈电路不是唯一的。下图所示是一个四位伪随机序列发生器。当伪随机序列发生器的状态为全当伪随机序列发生器的状态为全0状态时，输出全状态时，输出全0序列，序列，所以无法实现自启动。若要实现自启动，可以将各触发器的端所以无法实现自启动。若要实现自启动，可以将各触发器的端的信号相的信号相“与与”后，再和原反馈信号相后，再和原反馈信号相“或或”送入串行输入端。送入串行输入端。1DFF0Q01DFF1Q11DFF2Q21DFF3Q3D0D1D2D3CP=1检验学习结果检验学习结果检验学习结果检验学习结果对本节课的内容你掌握对本节课的内容你掌握多少？寄存器、计数器多少？寄存器、计数器的概念你掌握了吗？你的概念你掌握了吗？你能不能说出何谓计数器能不能说出何谓计数器的自启动能力？的自启动能力？试用试用74LS161集成集成芯片构成一个芯片构成一个3位环位环形计数器和形计数器和3位扭环位扭环形计数器。形计数器。用用74LS174构成一个六构成一个六位左移移位寄存器。位左移移位寄存器。看书复习做题看书复习做题试用试用JK触发器设计一个触发器设计一个同步五进制计数器。同步五进制计数器。10.4.1 55510.4.1 555定时器电路及其功能定时器电路及其功能定时器电路及其功能定时器电路及其功能低低低低电平触发端高高高高电平触发端电压控制控制控制控制端复位端低低低低电平有效放电放电放电放电端4.516V7.4 7.4 7.4 7.4 脉冲信号的产生及波形变换脉冲信号的产生及波形变换脉冲信号的产生及波形变换脉冲信号的产生及波形变换输出输出输出输出缓冲器N沟道CMOS放电开关管放电开关管放电开关管放电开关管RSRS触发器电压比较器电电电电路路路路组组组组成成成成001饱和导通饱和导通R=0时，时，Q=1、Q=0，OUT=0，T饱和导通饱和导通饱和导通饱和导通。R=1、UTH2UDD/3、UTHUDD/3时，时，R=1、S=0，Q=0，OUT输出为输出为0，Q=1，放电管，放电管T饱和导通饱和导通饱和导通饱和导通。2UDD/3UDD/3110饱和导通饱和导通10R=0时，Q=1、Q=0，OUT=0，T饱和导通。R=1、UTH2UDD/3、UTHUDD/3时，时，C1C2输出均为输出均为0，R=0、S=0，保持保持保持保持功能，功能，OUT仍为仍为0，T饱和导通饱和导通饱和导通饱和导通。2UDD/3UDD/31000饱和导通饱和导通R=1、UTH2UDD/3、UTHUDD/3时，时，R=0、S=1，Q=1，OUT输出为输出为1，Q=0，放电管，放电管T截止截止截止截止。2UDD/3UDD/3111截止截止017.4.2 555定时器应用举例定时器应用举例（1）ui=0时，时，R=0、S=1，触发器置，触发器置1，即，即Q=1、Q=0，uo1；ui由由0增大，在未到达增大，在未到达2UDD/3之前，之前，uo1的状态不会的状态不会改变。改变。施施施施密密密密特特特特触触触触发发发发器器器器施密特触发器的特点施密特触发器的特点施密特触发器的特点施密特触发器的特点特点特点特点特点1 1u0(V)ui(V)UU0u0(V)ui(V)UU0电电压压传传输输具具有有回回回回差差差差特特特特性性性性施密特触发器利用其输入信号达到某一特定的阈值施密特触发器利用其输入信号达到某一特定的阈值施密特触发器利用其输入信号达到某一特定的阈值施密特触发器利用其输入信号达到某一特定的阈值时，输出电平会发生跃变的特点，对电路中输入的时，输出电平会发生跃变的特点，对电路中输入的时，输出电平会发生跃变的特点，对电路中输入的时，输出电平会发生跃变的特点，对电路中输入的电信号可以进行波形整形、幅度鉴别及波形变换等。电信号可以进行波形整形、幅度鉴别及波形变换等。电信号可以进行波形整形、幅度鉴别及波形变换等。电信号可以进行波形整形、幅度鉴别及波形变换等。特点特点特点特点2 2施密特触发器的功能施密特触发器的功能施密特触发器的功能施密特触发器的功能检验学习结果检验学习结果检验学习结果检验学习结果555定时器电路由哪几定时器电路由哪几部分组成？各部分的作部分组成？各部分的作用是什么？用是什么？施密特触发器有哪些特施密特触发器有哪些特点？主要用途是什么？点？主要用途是什么？多看多练多做多看多练多做 555定时器电路的定时器电路的清零端作用是什么？清零端作用是什么？