第6章-时序逻辑电路课件

异步三位二进制加法计数器异步三位二进制加法计数器Q0 Q0 Q1 Q1 Q2 Q2clk译码器译码器P0P1P2P71时序图：时序图：P310分析：异步计数器分析：异步计数器Q0先变化先变化Q1再变化再变化Q2再变化，有两个或再变化，有两个或两个以上状态变化时，译码器的输出端有尖两个以上状态变化时，译码器的输出端有尖 峰脉冲峰脉冲如：如：001010 时，时，001000(P0)010(P2)011100 时，时，011010(P2)000(P0)100(P4)应消除尖峰脉冲。应消除尖峰脉冲。CPP0P1P2P3P4P5P6P712345687212345687clkY0Y1Y2Y3Y4Y6Y5Y7方法一：方法一：选通法选通法利用集成电路设有利用集成电路设有的控制端作为选通的控制端作为选通脉冲的输入端脉冲的输入端3方法方法2 2：选用扭环形计数器和译码器组合得到：选用扭环形计数器和译码器组合得到 状态转换过程中任何两个相邻状态之间仅有一个触发器状态转换过程中任何两个相邻状态之间仅有一个触发器状态不同，因而状态转换过程中任何一个译码器的门电路都状态不同，因而状态转换过程中任何一个译码器的门电路都不会有两个输入端同时改变状态的情况发生，亦即不存在竞不会有两个输入端同时改变状态的情况发生，亦即不存在竞争冒险。争冒险。扭环形计数器扭环形计数器Q0 Q0 Q1 Q1 Q2 Q2 Q3 Q3CLK译码器译码器 P0 P1 P2 P3 P4 P5 100 000 110 001 111 011Q0Q1Q246.3.4 序列信号发生器序列信号发生器在数字信号的传输和数字系统的测试中，有时需要用在数字信号的传输和数字系统的测试中，有时需要用到一组特定的串行数字信号，通常把这种串行数字信号叫到一组特定的串行数字信号，通常把这种串行数字信号叫做序列信号。产生序列信号的电路称为序列信号发生器。做序列信号。产生序列信号的电路称为序列信号发生器。构成方法构成方法1 1：用计数器和数据选择器组成。：用计数器和数据选择器组成。如：如：要产生要产生n n位的序列信号则用：位的序列信号则用：n n进制计数器进制计数器+数据选择器数据选择器CLK数据选择器数据选择器YD0D1D2D3D4D5D6D7A2A1A0计计数数器器Q2Q1Q05151D0D1D2D3D4D5D6D7A0A1A2YS序序列列信信号号输输出出 在在clk脉冲的作用下，脉冲的作用下，Q2Q1Q0输出输出000111送给送给151的的A2A1A0，则，则Y依次输出依次输出D0D7，即，即00010111。若需要修改序列信号时，只要修改加到若需要修改序列信号时，只要修改加到D0D7的高低电的高低电平信号即可，所以这种电路使用起来比较灵活方便。平信号即可，所以这种电路使用起来比较灵活方便。161EP ETD0D1D2D3clkQ0Q1Q2Q3CRD LDclk116若需产生一个位的序列，如：若需产生一个位的序列，如：000111，则把计数器做成，则把计数器做成进制计数器，序列从进制计数器，序列从D0D5送入即可。送入即可。151D0D1D2D3D4D5D6D7A0A1A2YS000111XX序序列列信信号号输输出出161EP ETD0D1D2D3clkQ0Q1Q2Q3CRD LDclk1176.4.16.4.1同步同步时时序序逻辑电逻辑电路路设计设计方法方法用用SSISSI设计设计：所用触：所用触发发器和器和门电门电路数目最少，路数目最少，输输入端数也入端数也最少。最少。用用MSIMSI设计设计：使用的集成电路数目最少，种类最少，连线使用的集成电路数目最少，种类最少，连线也最少。也最少。步骤：步骤：一一.进行逻辑抽象，得电路状态转换图或转换表进行逻辑抽象，得电路状态转换图或转换表(1)确定输入输出变量，确定电路状态数。确定输入输出变量，确定电路状态数。(2)定义定义I/0和每个电路状态含义，将状态顺序编号和每个电路状态含义，将状态顺序编号(3)按题意列出电路的状态转换表按题意列出电路的状态转换表或画出状态转换图。或画出状态转换图。6.4时序逻辑电路的设计方法时序逻辑电路的设计方法8二二.合并等价状态，得最简状态转换图合并等价状态，得最简状态转换图等价状态等价状态：若两电路状态在相同输入下有相同输出，且转：若两电路状态在相同输入下有相同输出，且转换到同样一个次态，则称这两个状态为等价状态。换到同样一个次态，则称这两个状态为等价状态。等价状态可以合并！等价状态可以合并！三三.确定触发器数目确定触发器数目n n，进行状态分配（状态编码），进行状态分配（状态编码）设电路状态需设电路状态需M M个状态，则个状态，则2 2n-1n-1M2M2n n四四.选定触发器类型，求出电路状态方程、驱动方程和输出选定触发器类型，求出电路状态方程、驱动方程和输出方程方程五五.根据得到的方程式画出逻辑图根据得到的方程式画出逻辑图六六.检查设计的电路能否自启动，如不能，则需改进！检查设计的电路能否自启动，如不能，则需改进！9例例1 1：设计一个带有进位输出端的同步五进制加法计数器设计一个带有进位输出端的同步五进制加法计数器 解：解：（一）逻辑抽象（一）逻辑抽象 分析：计数器工作特点：在时钟信号操作下自动依分析：计数器工作特点：在时钟信号操作下自动依次从一个状态转为下一个状态，因此是属于次从一个状态转为下一个状态，因此是属于 Moore Moore 型同型同步时序电路。步时序电路。进位信号进位信号C C：有进位时为：有进位时为1 1，否则为，否则为0 0。五个有效状态：五个有效状态：S S0 0 S S4 4 没有等价状态，不能再化简。没有等价状态，不能再化简。S0 S1 S2 S3 S4C=110二、确定触发器数目，进行状态编码二、确定触发器数目，进行状态编码 5个状态个状态M=5 应取触发器位数应取触发器位数 n=3 选状态编码：选状态编码：000,001,010,011,100000,001,010,011,100 状态状态分配：分配：S S0 0=000,S=000,S1 1=001,S=001,S2 2=010,S=010,S3 3=011,S=011,S4 4=100=100 状态图：状态图：000001010011100 000001010011100 C=1三、画出状态表（或次态卡诺图），选定触发器类型，三、画出状态表（或次态卡诺图），选定触发器类型，求出状态方程、输出方程。求出状态方程、输出方程。根据状态方程和特性方程求驱动方程。根据状态方程和特性方程求驱动方程。另外三个状态另外三个状态101，110，111没有用到，可当作约束没有用到，可当作约束项处理。项处理。11选触发器类型：选触发器类型：3个下降沿触发的边沿个下降沿触发的边沿JK触发器。触发器。分别列出次态和输出的卡诺图，求状态方程和输出方程。分别列出次态和输出的卡诺图，求状态方程和输出方程。Q3Q2Q1状态表状态表次态次态/输出卡诺图输出卡诺图可见，写出次态可见，写出次态/输出输出卡诺图比写状态表更卡诺图比写状态表更方便。方便。0 0 1 00 1 0 00 1 1 01 0 0 0 0 0 0 1 001/0010/0100/0011/0000/112Q3Q3Q3Q2Q1Q2Q2Q2Q1Q3Q3Q2Q1Q2Q1Q3Q3Q2Q1Q1Q1Q113特性方程特性方程Q*=JQ+KQJ3=Q2Q1 K3=1J2=Q1 K2=Q1J1=Q3 K1=1驱动：驱动：四四.根据驱动方程和输出方程画出电路图根据驱动方程和输出方程画出电路图C Cclkclk11J1J C1 C11K1K FF1 FF11J1J C1 C11K1K FF2 FF2 1J 1J C1 C11K1K FF3 FF3Q Q1 1Q Q2 2Q Q3 3OOOOOO114五五.检查自启动检查自启动将无效状态将无效状态101,110,111带入状态方程求次态。带入状态方程求次态。Q3 Q2 Q1 Q3*Q2*Q1*C 1 0 1 0 1 0 1 1 1 0 0 1 0 1 1 1 1 0 0 0 1能自启动。能自启动。15例例2 2：设计一个带有进位输出端的同步十三进制加法计数器设计一个带有进位输出端的同步十三进制加法计数器 解：解：（一）逻辑抽象（一）逻辑抽象 分析：计数器工作特点：在时钟信号操作下自动依分析：计数器工作特点：在时钟信号操作下自动依次从一个状态转为下一个状态，因此是属于次从一个状态转为下一个状态，因此是属于 Moore Moore 型同型同步时序电路。步时序电路。进位信号进位信号C C：有进位时为：有进位时为1 1，否则为，否则为0 0。十三个有效状态：十三个有效状态：S S0 0 S S1212 没有等价状态，不能再化简。没有等价状态，不能再化简。C=1S0 S1 S2 S3 S1216二、确定触发器数目，进行状态编码二、确定触发器数目，进行状态编码 13个状态个状态M=13 应取触发器位数应取触发器位数 n=4 选状态编码：选状态编码：0000 0000 1100 1100 分配：分配：S S0 0=0000,S=0000,S1 1=0001,S=0001,S1212=1100=1100 状态图：状态图：000000010010001101000101000000010010001101000101 1100101110101001100001110110 110010111010100110000111011017三、画出状态表（或次态卡诺图），选定触发器类型，三、画出状态表（或次态卡诺图），选定触发器类型，求出状态方程、输出方程求出状态方程、输出方程选触发器类型：个下降沿触发的选触发器类型：个下降沿触发的JK触发器。触发器。Q3Q2Q1Q018Q3Q3Q3*=Q2Q3+Q2Q1Q0Q3Q3Q2Q1Q0Q1Q0Q3Q2Q2*=Q1Q0Q2+Q3Q1Q2+Q3Q0Q2 =Q1Q0Q2+Q3(Q1Q0)Q2同理：同理：Q1*=Q0Q1+Q0Q1C=Q3Q2J3=Q2Q1Q0 K3=Q2J2=Q1Q0 K2=(Q3(Q1Q0)J1=Q0 K1=Q0J0=(Q3Q2)K0=1驱动：驱动：Q0*=(Q3Q2)Q0Q2Q2Q2特性方程特性方程Q*=JQ+KQ19四四.根据驱动方程和输出方程画出电路图根据驱动方程和输出方程画出电路图C=Q3Q2J3=Q2Q1Q0 K3=Q2J2=Q1Q0 K2=(Q3(Q1Q0)J1=Q0 K1=Q0J0=(Q3Q2)K0=11J1KFF0C11J1KFF1C11J1KFF2C11J1KFF3C11CLKC20五五.检查自启动检查自启动将无效状态将无效状态1101,1110,1111带入状态方程求次态。带入状态方程求次态。Q3 Q2 Q1 Q0 Q3*Q2*Q1*Q0*C 1 1 0 1 0 0 1 0 1 1 1 1 0 0 0 1 0 1 1 1 1 1 0 0 0 0 1能自启动。能自启动。Q3*=Q2Q3+Q2Q1Q0Q3Q2*=Q1Q0Q2+Q3(Q1Q0)Q2Q1*=Q0Q1+Q0Q1C=Q3Q2Q0*=(Q3Q2)Q021例例3：设计一个串行数据检测器设计一个串行数据检测器.对它的要求是对它的要求是:连续输入连续输入3个或个或3个以上的个以上的1时输出为时输出为1,其他输入情况下输出为其他输入情况下输出为0。P319解：解：（一）进行逻辑抽象，画出状态图和状态表（一）进行逻辑抽象，画出状态图和状态表输入变量输入变量X，检测结果，检测结果Y没有输入之前状态为没有输入之前状态为S0 输入个状态为输入个状态为S1连续输入个状态为连续输入个状态为S2 连续输入个状态为连续输入个状态为S3连续输入个以上状态为连续输入个以上状态为S3输出输出Y=0输出输出Y=1输入变量输入变量X有有0、1两种状态两种状态可画出原始状态转换图如下：可画出原始状态转换图如下：22S2和和S3有相同的有相同的次态和输出，所次态和输出，所以是以是等价状态，等价状态，可以合并。可以合并。1/10/0S0S3S2S11/11/01/00/00/00/0等价状态：若两电路状态在相同输入下有相同输出，且转等价状态：若两电路状态在相同输入下有相同输出，且转换到同样一个次态，则称这两个状态为等价状态。换到同样一个次态，则称这两个状态为等价状态。23合并后的状态图为：合并后的状态图为：S0S11/00/01/00/00/0S21/1二、确定触发器数目，选定状态编码二、确定触发器数目，选定状态编码状态数状态数M=3，所以选个触发器，所以选个触发器选状态编码：选状态编码：S0=00,S1=01,S2=1000011/00/01/00/00/0101/1三、画出次态卡诺图，选定触发器类型，求出状态方程，三、画出次态卡诺图，选定触发器类型，求出状态方程，输出方程输出方程Q1Q0X00/000/000/001/010/010/124若选用若选用JK触发器触发器J0=XQ1，K0=1J1=XQ0，K1=X若用若用D触发器触发器四四.求驱动方程求驱动方程 D1=XQ0+XQ1 D0=XQ1Q0Q1Q0XQ1Q0XQ1Q0XQ1*Q0*Y25六六.检查自启动检查自启动X Q1 Q0 Q1n+1 Q0n+1 Y0 1 1 0 0 01 1 1 1 0 1能自启动。能自启动。五五.由驱动方程和输出方程画出电路图由驱动方程和输出方程画出电路图Y=XQ1J0=XQ1，K0=1J1=XQ0，K1=X26例例4：设计一个自动售饮料机的逻辑电路：它的投币口每设计一个自动售饮料机的逻辑电路：它的投币口每次只能投入一枚五角或一元的硬币。投入一元五角钱硬次只能投入一枚五角或一元的硬币。投入一元五角钱硬币后机器自动给出一杯饮料；投入两元（两枚一元）硬币后机器自动给出一杯饮料；投入两元（两枚一元）硬币后，在给出饮料的同时找回一枚五角的硬币。币后，在给出饮料的同时找回一枚五角的硬币。解：解：投币信号为输入信号投币信号为输入信号 投入投入1 1枚一元硬币用枚一元硬币用A=1A=1表示，未投表示，未投A=0A=0 投入投入1 1枚五角硬币用枚五角硬币用B=1B=1表示，未投表示，未投B=0B=0 输出信号有两个：给出饮料和找钱，用输出信号有两个：给出饮料和找钱，用Y,Z表示表示 给出饮料给出饮料Y=1Y=1，不给出，不给出Y=0Y=0 找钱找钱 Z=1 Z=1，不找钱，不找钱Z=0Z=0 在某种状态下输入信号有三种可能：不投钱在某种状态下输入信号有三种可能：不投钱:AB=00:AB=00、投入五角投入五角:AB=01:AB=01、投入一元、投入一元:AB=10:AB=10。2710/1000/0000/0010/1100/0010/00设起始状态为：设起始状态为：S0 投入五角时为：投入五角时为：S1 一元一元 ：S2（包括二枚（包括二枚5角）角）一元五角一元五角：给出饮料，不找钱，回到给出饮料，不找钱，回到S0 二元二元 ：给出饮料，找钱，回到给出饮料，找钱，回到S0所以状态数为所以状态数为3，触发器用，触发器用2个，令：个，令：S0=00 S1=01 S2=10AB:00,01,10(不可能为不可能为11）状态图为：状态图为：00011001/1001/0001/0028次态次态/输出输出卡诺图：卡诺图：Q1Q0 00 01 11 00 01 11 1010 00 00/00 01/00 00 00/00 01/00 10/0010/00 01 01/00 10/00 01 01/00 10/00 00/1000/10 11 11 10 10/00 00/10 10 10/00 00/10 00/1100/11ABQ1*=Q1Q0A+Q0B+Q1ABQ0*=Q1Q0B+Q0ABYQ1B+Q1A+Q0AZ=Q1A可得：可得：29画出逻辑图：略画出逻辑图：略检查自启动：初态若为检查自启动：初态若为11，则分为，则分为4种情况考虑种情况考虑AB=00 则：则：Q1*=1，Q0*=1，Y=0，Z=0AB=01 则：则：Q1*=1，Q0*=0，Y=1，Z=0AB=10 则：则：Q1*=0，Q0*=0，Y=1，Z=1AB=11 不会出现不会出现可见在输入为可见在输入为00时，电路的次态不能回到有效循环中去，时，电路的次态不能回到有效循环中去，所以，此电路不具有自启动功能。所以，此电路不具有自启动功能。选用选用D触发器和与非门构成此时序逻辑电路：触发器和与非门构成此时序逻辑电路：可使可使D1=Q1Q0A+Q0B+Q1ABD0=Q1Q0B+Q0AB30原则原则:有效循环不能改变有效循环不能改变,把无效状态引入有效循环把无效状态引入有效循环.5.4.3异步异步时时序序逻辑电逻辑电路的路的设计设计方法方法注意注意:(1)选择时钟脉冲的方法选择时钟脉冲的方法 (2)时钟触发沿没有到来时，触发器的状态不可能时钟触发沿没有到来时，触发器的状态不可能 改变，所以可以当约束项处理。改变，所以可以当约束项处理。5.5时时序序逻辑电逻辑电路中的路中的竞竞争争-冒冒险现险现象象 了解了解5.4.25.4.2时序逻辑电路的自启动设计时序逻辑电路的自启动设计31精品课件精品课件！32精品课件精品课件！33p经常不断地学习,你就什么都知道。你知道得越多,你就越有力量pStudyConstantly,AndYouWillKnowEverything.TheMoreYouKnow,TheMorePowerfulYouWillBe写在最后谢谢你的到来学习并没有结束，希望大家继续努力Learning Is Not Over.I Hope You Will Continue To Work Hard演讲人：XXXXXX 时 间：XX年XX月XX日