电工学第7章-触发器与时序逻辑电路ppt课件

下一页下一页总目录总目录 章目录章目录返回返回上一页上一页第第7 7章章 触发器与时序逻辑电路触发器与时序逻辑电路7.1 双稳态触发器双稳态触发器7.2 寄存器寄存器7.3 计数器计数器7.4 集成电路定时器集成电路定时器5555557.5 应用举例应用举例第7章 触发器与时序逻辑电路7.1 双稳态触发器下一页下一页总目录总目录 章目录章目录返回返回上一页上一页本章要求本章要求1.1.掌握掌握掌握掌握 R RS S、J JKK、D D 触发器的逻辑功能及触发器的逻辑功能及触发器的逻辑功能及触发器的逻辑功能及 不同结构触发器的动作特点。不同结构触发器的动作特点。不同结构触发器的动作特点。不同结构触发器的动作特点。2.2.掌握寄存器、移位寄存器、二进制计数器、掌握寄存器、移位寄存器、二进制计数器、掌握寄存器、移位寄存器、二进制计数器、掌握寄存器、移位寄存器、二进制计数器、十进制计数器的逻辑功能，会分析时序逻辑十进制计数器的逻辑功能，会分析时序逻辑十进制计数器的逻辑功能，会分析时序逻辑十进制计数器的逻辑功能，会分析时序逻辑 电路。电路。电路。电路。3.3.学会使用本章所介绍的各种集成电路。学会使用本章所介绍的各种集成电路。学会使用本章所介绍的各种集成电路。学会使用本章所介绍的各种集成电路。4.4.了解集成定时器及由它组成的单稳态了解集成定时器及由它组成的单稳态了解集成定时器及由它组成的单稳态了解集成定时器及由它组成的单稳态触发触发器器器器 和多谐振荡器的工作原理和多谐振荡器的工作原理和多谐振荡器的工作原理和多谐振荡器的工作原理。第第7 7章章 触发器与时序逻辑电路触发器与时序逻辑电路本章要求1.掌握 RS、JK、D 触发器的逻辑功能及第下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 电路的输出状态不仅取决于电路的输出状态不仅取决于电路的输出状态不仅取决于电路的输出状态不仅取决于当时当时当时当时的输入信号，的输入信号，的输入信号，的输入信号，而且与电路而且与电路而且与电路而且与电路原来的状态原来的状态有关，当输入信号消失后，有关，当输入信号消失后，有关，当输入信号消失后，有关，当输入信号消失后，电路状态仍维持不变电路状态仍维持不变电路状态仍维持不变电路状态仍维持不变。这种。这种。这种。这种具有存贮记忆功能具有存贮记忆功能具有存贮记忆功能具有存贮记忆功能的的的的电路称为时序逻辑电路。电路称为时序逻辑电路。电路称为时序逻辑电路。电路称为时序逻辑电路。时序逻辑电路的特点：时序逻辑电路的特点：下面介绍下面介绍双稳态触发器双稳态触发器双稳态触发器双稳态触发器，它是构成时序电路它是构成时序电路它是构成时序电路它是构成时序电路的基本逻辑单元。的基本逻辑单元。的基本逻辑单元。的基本逻辑单元。电路的输出状态不仅取决于当时的输入信号，而且与电路原下一页下一页总目录总目录 章目录章目录返回返回上一页上一页7.1 双稳态触发器双稳态触发器7.1.2 7.1.2 主从主从主从主从J JK K 触发器触发器触发器触发器7.1.3 7.1.3 维持阻塞维持阻塞维持阻塞维持阻塞D D 触发器触发器触发器触发器7.1.4 7.1.4 触发器逻辑功能转换触发器逻辑功能转换触发器逻辑功能转换触发器逻辑功能转换7.1.1 7.1.1 R RS S 触发器触发器触发器触发器7.1 双稳态触发器7.1.2 主从JK 触发器7.下一页下一页总目录总目录 章目录章目录返回返回上一页上一页特点：特点：特点：特点：1 1、有、有、有、有两个稳定状态两个稳定状态两个稳定状态两个稳定状态“0”态态态态和和“1”态态；2、能根据输入信号将触发器置成能根据输入信号将触发器置成能根据输入信号将触发器置成能根据输入信号将触发器置成“0”0”或或或或“1”1”态态态态；3 3、输入信号消失后，被置成的、输入信号消失后，被置成的、输入信号消失后，被置成的、输入信号消失后，被置成的“0”或或“1”态态态态能能能能 保存下来，即具有记忆功能。保存下来，即具有记忆功能。保存下来，即具有记忆功能。保存下来，即具有记忆功能。双稳态触发器：双稳态触发器：双稳态触发器：双稳态触发器：是一种具有记忆功能是一种具有记忆功能是一种具有记忆功能是一种具有记忆功能的逻辑单元电路，它能储存的逻辑单元电路，它能储存的逻辑单元电路，它能储存的逻辑单元电路，它能储存一位二进制码。一位二进制码。一位二进制码。一位二进制码。7.1 7.1 双稳态触发器双稳态触发器特点：双稳态触发器：7.1 双稳态触发器下一页下一页总目录总目录 章目录章目录返回返回上一页上一页7.1.1 RS 触发器触发器两互补输出端两互补输出端1.1.基本基本基本基本 R RS S 触发器触发器触发器触发器两输入端两输入端&Q QQ Q.G1&.G2S SD DR RD D 正常情况下，正常情况下，正常情况下，正常情况下，两输出端的状态两输出端的状态两输出端的状态两输出端的状态保持相反。通常保持相反。通常保持相反。通常保持相反。通常以以以以Q Q端的逻辑电端的逻辑电端的逻辑电端的逻辑电平表示触发器的平表示触发器的平表示触发器的平表示触发器的状态，即状态，即状态，即状态，即Q Q=1=1，Q Q=0=0时，称为时，称为时，称为时，称为“1”1”态；反之为态；反之为态；反之为态；反之为“0”0”态。态。态。态。反馈线反馈线7.1.1 RS 触发器两互补输出端1.基本 RS下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 触发器输出与输入的逻辑关系触发器输出与输入的逻辑关系100 01设触发器原态设触发器原态为为“1”态。态。翻转为翻转为“0”态态(1)SD=1，RD=01 10 01 10 0Q QQ Q.G1&.&G2S SD DR RD D 触发器输出与输入的逻辑关系1001设触发器原态为“1”态下一页下一页总目录总目录 章目录章目录返回返回上一页上一页设原态为设原态为“0”态态10 00 01 11 11 10触发器保持触发器保持“0”态不态不变变复位复位0 0 结论结论:不论不论 触发器原来触发器原来 为何种状态，为何种状态，当当 SD=1，RD=0时时，将使将使触发器触发器 置置“0”或称或称 为为复位复位。Q QQ Q.G1&.&G2S SD DR RD D设原态为“0”态1001110触发器保持“0”态不变复位0 下一页下一页总目录总目录 章目录章目录返回返回上一页上一页0 01 1设原态为设原态为“0”态态0 01 11 11 10 00翻转为翻转为“1”态态(2)SD=0，RD=1Q QQ Q.G1&.&G2S SD DR RD D01设原态为“0”态011100翻转为“1”态(2)SD=下一页下一页总目录总目录 章目录章目录返回返回上一页上一页设原态为设原态为“1”态态01 11 10 00 00 01触发器保持触发器保持“1”态不态不变变置位置位1 1 结论结论:不论不论 触发器原来触发器原来 为何种状态，为何种状态，当当 SD=0，RD=1时时，将使将使触发器触发器 置置“1”或称或称 为为置位置位。Q QQ Q.G1&.&G2S SD DR RD D设原态为“1”态0110001触发器保持“1”态不变置位1 下一页下一页总目录总目录 章目录章目录返回返回上一页上一页1 11 1设原态为设原态为“0”态态0 01 10 00 01 11保持为保持为“0”态态(3)SD=1，RD=1Q QQ Q.G1&.&G2S SD DR RD D11设原态为“0”态010011保持为“0”态(3)SD=下一页下一页总目录总目录 章目录章目录返回返回上一页上一页设原态为设原态为“1”态态11 11 10 00 00 01触发器保持触发器保持“1”态不态不变变1 1 当当 SD=1，RD=1时时，触发器保持触发器保持 原来的状态，原来的状态，即即触发器具触发器具 有保持、记有保持、记 忆功能忆功能。Q QQ Q.G1&.&G2S SD DR RD D设原态为“1”态1110001触发器保持“1”态不变1 当下一页下一页总目录总目录 章目录章目录返回返回上一页上一页110011111110若若G1先翻转，则触发器为先翻转，则触发器为“0”态态“1”态态(4)SD=0，RD=0 当信号当信号SD=RD=0同时变为同时变为1时，由时，由于与非门的翻转于与非门的翻转时间不可能完全时间不可能完全相同，触发器状相同，触发器状态可能是态可能是“1”态，态，也可能是也可能是“0”态，态，不能根据输入信不能根据输入信号确定。号确定。Q QQ Q.G1&.&G2S SD DR RD D10若先翻转若先翻转若先翻转若先翻转110011111110 若G1先翻转，则触发器为“0”态“1下一页下一页总目录总目录 章目录章目录返回返回上一页上一页基本基本基本基本 R RS S 触发器状态表触发器状态表触发器状态表触发器状态表逻辑符号逻辑符号R RD D(Reset Direct)-(Reset Direct)-直接置直接置直接置直接置“0”“0”端端端端(复位端复位端复位端复位端)S SD D(Set Direct)-(Set Direct)-直接置直接置直接置直接置“1”“1”端端端端(置位端置位端置位端置位端)QQSDRDSDRDQ1 0 0 置置00 1 1 置置11 1 不变不变 保持保持0 0 同时变同时变 1后不确定后不确定功能功能低电平有效低电平有效低电平有效低电平有效基本 RS 触发器状态表逻辑符号RD(Reset Dir下一页下一页总目录总目录 章目录章目录返回返回上一页上一页2.2.可控可控可控可控 RSRS 触发器触发器触发器触发器基本基本R-S触发器触发器导引电路导引电路&G4SR&G3C.&G1&G2.SDRDQQ时钟脉冲时钟脉冲时钟脉冲时钟脉冲2.可控 RS 触发器基本R-S触发器导引电路&G4SR下一页下一页总目录总目录 章目录章目录返回返回上一页上一页当当C=0时时011 R R，S S 输入状态输入状态输入状态输入状态 不起作用。不起作用。不起作用。不起作用。触发器状态不变触发器状态不变触发器状态不变触发器状态不变11.&G1&G2.SDRDQQ&G4SR&G3C S SD D，R RD D 用于预置触用于预置触用于预置触用于预置触发器的初始状态，发器的初始状态，发器的初始状态，发器的初始状态，工作过程中应处于工作过程中应处于工作过程中应处于工作过程中应处于高电平，对电路工作高电平，对电路工作高电平，对电路工作高电平，对电路工作状态无影响。状态无影响。状态无影响。状态无影响。被封锁被封锁被封锁被封锁被封锁被封锁被封锁被封锁当C=0时011 R，S 输入状态11.&G1&G2.SD下一页下一页总目录总目录 章目录章目录返回返回上一页上一页当当 C=1 时时1打开打开触发器状态由触发器状态由触发器状态由触发器状态由R R，S S 输入状态决定。输入状态决定。输入状态决定。输入状态决定。11打开打开打开打开触发器的翻转触发器的翻转触发器的翻转触发器的翻转时刻受时刻受时刻受时刻受C C控制控制控制控制（C C高电平时高电平时高电平时高电平时翻转）翻转）翻转）翻转），而触而触而触而触发器的状态由发器的状态由发器的状态由发器的状态由R R，S S的状态的状态的状态的状态决决决决定。定。定。定。.&G1&G2.SDRDQQ&G4SR&G3C当 C=1 时1打开触发器状态由R，S 输入状态决定。1下一页下一页总目录总目录 章目录章目录返回返回上一页上一页当当 C=1 时时1打开打开打开打开(1)S=0,R=00011触发器保持原态触发器保持原态触发器状态由触发器状态由R，S 输入状态决定。输入状态决定。11打开打开打开打开.&G1&G2.SDRDQQ&G4SR&G3C当 C=1 时1打开(1)S=0,R=00011触发下一页下一页总目录总目录 章目录章目录返回返回上一页上一页1101010(2)S=0,R=1触发器置触发器置“0”(3)S=1,R=0触发器置触发器置“1”11.&G1&G2.SDRDQQ&G4SR&G3C1101010(2)S=0,R=1触发器置“0”下一页下一页总目录总目录 章目录章目录返回返回上一页上一页1110011110若先翻若先翻若先翻若先翻若先翻若先翻若先翻若先翻Q=1Q=011(4)S=1,R=1当时钟由当时钟由 1变变 0 后后 触发器状态不定触发器状态不定11.&G1&G2.SDRDQQ&G4SR&G3C1110011110若先翻若先翻Q=1Q=011(4)S 下一页下一页总目录总目录 章目录章目录返回返回上一页上一页可控可控可控可控RSRS状态表状态表状态表状态表0 0 SR0 1 01 0 11 1 不定不定Qn+1QnQ Qn n时钟到来前触发器的状态时钟到来前触发器的状态时钟到来前触发器的状态时钟到来前触发器的状态Qn+1时钟到来后触发器的状态时钟到来后触发器的状态逻辑符号逻辑符号QQSR CSDRDC C高电平时触发器状态由高电平时触发器状态由高电平时触发器状态由高电平时触发器状态由R R、S S确定确定确定确定跳转跳转可控RS状态表0 0 SR0 下一页下一页总目录总目录 章目录章目录返回返回上一页上一页例：例：例：例：画出可控画出可控画出可控画出可控 R RS S 触发器的输出波形触发器的输出波形触发器的输出波形触发器的输出波形R RS SC C不定不定不定不定可控可控可控可控 R RS S状态表状态表状态表状态表C C高电平时触发器高电平时触发器高电平时触发器高电平时触发器状态由状态由状态由状态由R R、S S确定确定确定确定QQ0 010 0 SR0 1 01 0 11 1 不定不定Qn+1Qn例：画出可控 RS 触发器的输出波形RSC不定不定可控 R下一页下一页总目录总目录 章目录章目录返回返回上一页上一页存在问题：存在问题：存在问题：存在问题：时钟脉冲不能过宽，否则出现空翻现时钟脉冲不能过宽，否则出现空翻现时钟脉冲不能过宽，否则出现空翻现时钟脉冲不能过宽，否则出现空翻现象，即在一个时钟脉冲期间触发器翻象，即在一个时钟脉冲期间触发器翻象，即在一个时钟脉冲期间触发器翻象，即在一个时钟脉冲期间触发器翻转一次以上。转一次以上。转一次以上。转一次以上。C克服办法：采用克服办法：采用克服办法：采用克服办法：采用 JKJK 触发器或触发器或触发器或触发器或 D D 触发器触发器触发器触发器0 0 SR 0 1 0 1 0 1 1 1 不定不定Qn+1QnQ=SQ=R存在问题：时钟脉冲不能过宽，否则出现空翻现象，即在一个时钟脉下一页下一页总目录总目录 章目录章目录返回返回上一页上一页7.1.2 7.1.2 主从主从主从主从JKJK触发器触发器触发器触发器1.1.1.1.电路结构电路结构电路结构电路结构从触发器从触发器主触发器主触发器反反反反馈馈馈馈线线线线C C CF主主JKRS CF从从QQQSDRD1互补时互补时钟控制钟控制主、从主、从触发器触发器不能同不能同时翻转时翻转7.1.2 主从JK触发器1.电路结构从触发器主触发器反馈下一页下一页总目录总目录 章目录章目录返回返回上一页上一页2.2.工作原理工作原理工作原理工作原理01F F主主主主打开打开打开打开F F主主主主状态由状态由状态由状态由J J、K K决决决决定，接收信号并定，接收信号并定，接收信号并定，接收信号并暂存。暂存。暂存。暂存。F F从从从从封锁封锁封锁封锁F F从从从从状态保持不变。状态保持不变。状态保持不变。状态保持不变。01C CRS CF从从QQQSDRD1 CF主主JKC C012.工作原理01F主打开F主状态由J、K决定，接收信号并暂下一页下一页总目录总目录 章目录章目录返回返回上一页上一页10状态保持不变。状态保持不变。状态保持不变。状态保持不变。从触发器的状态取从触发器的状态取从触发器的状态取从触发器的状态取决于主触发器，并决于主触发器，并决于主触发器，并决于主触发器，并保持主、从状态一保持主、从状态一保持主、从状态一保持主、从状态一致，因此称之为主致，因此称之为主致，因此称之为主致，因此称之为主从触发器。从触发器。从触发器。从触发器。F F从从从从打开打开打开打开F主主封锁封锁0RS CF从从QQQSDRD1 CF主主JKC C01C01010状态保持不变。从触发器的状态取决于主触发器，并保持主、从下一页下一页总目录总目录 章目录章目录返回返回上一页上一页10010C高电平时触发器接高电平时触发器接收信号并暂存（即收信号并暂存（即F主主状态由状态由J、K决定，决定，F从从状态保持不变）。状态保持不变）。要求要求C高电平期间高电平期间J、K的状态保持不变。的状态保持不变。C下降沿下降沿()触发器翻触发器翻转转（F从从状态与状态与F主主状状态一致）。态一致）。C低电平时低电平时,F主主封锁封锁J、K不起作用不起作用CRS CF从从QQQSDRD1 CF主主JKC 10010C高电平时触发器接收信号并暂存（即F主状态由J、K下一页下一页总目录总目录 章目录章目录返回返回上一页上一页01RS CF从从QQQSDRD1 CF主主JKC C010分析分析分析分析JKJK触发器触发器触发器触发器的逻辑功能的逻辑功能的逻辑功能的逻辑功能(1)J=1,K=1 设触发器原设触发器原态为态为“0”态态翻转为翻转为“1”态态11 0110101001状态不变状态不变状态不变状态不变主从状主从状主从状主从状态一致态一致态一致态一致状态不变状态不变状态不变状态不变0101RS CF从QQQSDRD1 CF主JKC C010下一页下一页总目录总目录 章目录章目录返回返回上一页上一页RS CF从从QQQSDRD1 CF主主JKC C010(1)J=1,K=110设触发器原设触发器原态为态为“1”态态为为“？”状态状态J=1,K=1时，每来时，每来一个时钟脉冲，状一个时钟脉冲，状态翻转一次，态翻转一次，即具即具有计数功能。有计数功能。(1)J=1,K=1跳转跳转RS CF从QQQSDRD1 CF主JKC C010(1下一页下一页总目录总目录 章目录章目录返回返回上一页上一页01RS CF从从QQQSDRD1 CF主主JKC C010(2)J=0，K=1 设触发器原设触发器原态为态为“1”态态翻转为翻转为“0”态态01 100101011001设触发器原设触发器原态为态为“0”态态为为“？”态态01RS CF从QQQSDRD1 CF主JKC C010下一页下一页总目录总目录 章目录章目录返回返回上一页上一页01RS CF从从QQQSDRD1 CF主主JKC C010(3)J=1，K=0 设触发器原设触发器原态为态为“0”态态翻转为翻转为“1”态态10 011010100101设触发器原设触发器原态为态为“1”态态为为“？”态态01RS CF从QQQSDRD1 CF主JKC C010下一页下一页总目录总目录 章目录章目录返回返回上一页上一页RS CF从从QQQSDRD1 CF主主JKC C010(4)J=0，K=0 设触发器原设触发器原态为态为“0”态态保持原态保持原态00 010001保持原态保持原态保持原态保持原态保持原态保持原态保持原态保持原态RS CF从QQQSDRD1 CF主JKC C010(4下一页下一页总目录总目录 章目录章目录返回返回上一页上一页RS CF从从QQQSDRD1 CF主主JKC C01001结论：结论：结论：结论：C高电平时高电平时F主主状态状态由由J、K决定，决定，F从从状状态不变。态不变。C下降沿下降沿()触发器触发器翻转翻转（F从从状态与状态与F主主状态一致）。状态一致）。RS CF从QQQSDRD1 CF主JKC C01001下一页下一页总目录总目录 章目录章目录返回返回上一页上一页3.3.JKJK触发器的逻辑功能触发器的逻辑功能触发器的逻辑功能触发器的逻辑功能Qn10 0 1 1 1 0 0Qn0 0 0 1 0 01 0 1 1Q Qn+1n+1Q Qn nS S R R 0 1C高电平时高电平时F主主状态状态由由J、K决定，决定，F从从状状态不变。态不变。C下降沿下降沿()触发器触发器翻转翻转（F从从状态与状态与F主主状态一致）。状态一致）。J J K K Q Qn n Q Qn+1 n+1 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1 JK JK触发器状态表触发器状态表触发器状态表触发器状态表0 1 0 1 0 1 0 1 3.JK触发器的逻辑功能Qn10 1 下一页下一页总目录总目录 章目录章目录返回返回上一页上一页J K Qn+1 0 0 Qn 0 1 0 1 0 1 1 1 Qn JK JK触发器状态表触发器状态表触发器状态表触发器状态表(保持功能保持功能保持功能保持功能)(置置置置“0”0”功能功能功能功能)(置置置置“1”1”功能功能功能功能)(计数功能计数功能计数功能计数功能)C C下降沿触发翻转下降沿触发翻转下降沿触发翻转下降沿触发翻转S SD D 、R RD D为直接置为直接置为直接置为直接置 1 1、置、置、置、置 0 0 端，不受时钟控制，端，不受时钟控制，端，不受时钟控制，端，不受时钟控制，低电平有效，低电平有效，低电平有效，低电平有效，触发器工作时触发器工作时SD、RD应接高电平。应接高电平。逻辑符号逻辑符号逻辑符号逻辑符号 CQJKSDRDQJ K Qn+1 0 下一页下一页总目录总目录 章目录章目录返回返回上一页上一页例：例：JK 触发器工作波形触发器工作波形CJKQ下降沿触发翻转下降沿触发翻转例：JK 触发器工作波形CJKQ下降沿触发翻转下一页下一页总目录总目录 章目录章目录返回返回上一页上一页基本基本R-S触发器触发器导引电路导引电路&G2&G1QQSDRD&G3&G4&G5&G6CD7.1.3 7.1.3 维持阻塞维持阻塞维持阻塞维持阻塞 D D 触发器触发器触发器触发器1.1.1.1.电路结构电路结构电路结构电路结构反反馈馈线线跳转跳转基本R-S触发器导引电路&G2&G1QQSDRD&G3&G4下一页下一页总目录总目录 章目录章目录返回返回上一页上一页&G2&G1QQSDRD&G3&G4&G5&G6CD7.1.3 7.1.3 维持阻塞维持阻塞维持阻塞维持阻塞 D D 触发器触发器触发器触发器2.2.逻辑功能逻辑功能逻辑功能逻辑功能01（1 1）D D =0=01触发器状态不变触发器状态不变触发器状态不变触发器状态不变0当当当当C C =0=0时时时时110当当当当C C =1=1时时时时0101触发器置触发器置触发器置触发器置“0”0”封锁封锁封锁封锁在在在在C C =1=1期间期间期间期间，触发器保持触发器保持触发器保持触发器保持“0”0”不变不变不变不变&G2&G1QQSDRD&G3&G4&G5&G6CD7.1.下一页下一页总目录总目录 章目录章目录返回返回上一页上一页&G2&G1QQSDRD&G3&G4&G5&G6CD7.1.3 7.1.3 维持阻塞维持阻塞维持阻塞维持阻塞 D D 触发器触发器触发器触发器2.2.逻辑功能逻辑功能逻辑功能逻辑功能01（1 1）D D =1=10触发器状态不变触发器状态不变触发器状态不变触发器状态不变1当当当当C C =0=0时时时时111当当当当C C =1=1时时时时0110触发器置触发器置触发器置触发器置“1”1”封锁封锁封锁封锁在在在在C C =1=1期间期间期间期间，触发器保持触发器保持触发器保持触发器保持“1”1”不变不变不变不变封锁封锁封锁封锁&G2&G1QQSDRD&G3&G4&G5&G6CD7.1.下一页下一页总目录总目录 章目录章目录返回返回上一页上一页D D触发器状态表触发器状态表触发器状态表触发器状态表D Qn+1 0101上升沿触上升沿触上升沿触上升沿触发翻转发翻转发翻转发翻转逻辑符号逻辑符号D CQQRDSDC C上升沿前接收信号，上升沿前接收信号，上升沿前接收信号，上升沿前接收信号，上降沿时触发器翻转，上降沿时触发器翻转，上降沿时触发器翻转，上降沿时触发器翻转，（其其其其Q Q的状态与的状态与的状态与的状态与D D状状状状态一致；但态一致；但态一致；但态一致；但Q Q的状态的状态的状态的状态总比总比总比总比D D的状态变化晚的状态变化晚的状态变化晚的状态变化晚一步，即一步，即一步，即一步，即Qn+1=Dn；上升沿后输入上升沿后输入上升沿后输入上升沿后输入 D D不再不再不再不再起作用，触发器状态起作用，触发器状态起作用，触发器状态起作用，触发器状态保持。保持。保持。保持。即即即即(不会空翻不会空翻不会空翻不会空翻)结论：结论：结论：结论：D触发器状态表D Qn+1 0101上升沿触逻辑下一页下一页总目录总目录 章目录章目录返回返回上一页上一页例：例：例：例：D D 触发器工作波形图触发器工作波形图触发器工作波形图触发器工作波形图CDQ上升沿触发翻转上升沿触发翻转上升沿触发翻转上升沿触发翻转例：D 触发器工作波形图CDQ上升沿触发翻转下一页下一页总目录总目录 章目录章目录返回返回上一页上一页7.1.4 7.1.4 触发器逻辑功能的转换触发器逻辑功能的转换触发器逻辑功能的转换触发器逻辑功能的转换1.1.将将将将JKJK触发器转换为触发器转换为触发器转换为触发器转换为 D D 触发器触发器触发器触发器 当当当当J=DJ=D，K K=D D时，时，时，时，两触发器状态相同两触发器状态相同两触发器状态相同两触发器状态相同D D触发器状态表触发器状态表触发器状态表触发器状态表D Qn+1 0101J K Qn+1 0 0 Qn 0 1 0 1 0 1 1 1 Qn JK JK触发器状态表触发器状态表触发器状态表触发器状态表D1 CQJKSDRDQ仍为下降沿仍为下降沿触发翻转触发翻转7.1.4 触发器逻辑功能的转换1.将JK触发器转换为下一页下一页总目录总目录 章目录章目录返回返回上一页上一页2.2.将将将将JKJK触发器转换为触发器转换为触发器转换为触发器转换为 T T 触发器触发器触发器触发器T CQJKSDRDQT T触发器状态表触发器状态表触发器状态表触发器状态表T T Q Qn+1n+1 0 01 1Q Qn nQ Qn n(保持功能保持功能)(计数功能计数功能)J K Qn+1 0 0 Qn 0 1 0 1 0 1 1 1 Qn JK JK触发器状态表触发器状态表触发器状态表触发器状态表当当当当J=KJ=K时，两触发时，两触发时，两触发时，两触发器状态相同器状态相同器状态相同器状态相同2.将JK触发器转换为 T 触发器T CQJKSDRDQ下一页下一页总目录总目录 章目录章目录返回返回上一页上一页3.3.将将将将 D D 触发器转换为触发器转换为触发器转换为触发器转换为 T T 触发器触发器触发器触发器触发器仅具有计数功能触发器仅具有计数功能触发器仅具有计数功能触发器仅具有计数功能 即要求来一个即要求来一个即要求来一个即要求来一个C C，触发器就翻转一次。触发器就翻转一次。触发器就翻转一次。触发器就翻转一次。CQD=QD D触发器状态表触发器状态表触发器状态表触发器状态表D Qn+1 0101 CQQD3.将 D 触发器转换为 T触发器触发器仅具有计数功能 下一页下一页总目录总目录 章目录章目录返回返回上一页上一页7.2 寄存器寄存器 寄存器是数字系统常用的逻辑部件，它用来存放寄存器是数字系统常用的逻辑部件，它用来存放寄存器是数字系统常用的逻辑部件，它用来存放寄存器是数字系统常用的逻辑部件，它用来存放数码或指令等。它由触发器和门电路组成。一个触数码或指令等。它由触发器和门电路组成。一个触数码或指令等。它由触发器和门电路组成。一个触数码或指令等。它由触发器和门电路组成。一个触发器只能存放一位二进制数，存放发器只能存放一位二进制数，存放发器只能存放一位二进制数，存放发器只能存放一位二进制数，存放 n n 位二进制时，位二进制时，位二进制时，位二进制时，要要要要 n n个触发器。个触发器。个触发器。个触发器。按功能分按功能分数码寄存器数码寄存器数码寄存器数码寄存器移位寄存器移位寄存器移位寄存器移位寄存器7.2 寄存器 寄存器是数字系统常用的逻辑部件，它用来下一页下一页总目录总目录 章目录章目录返回返回上一页上一页7.2.1 7.2.1 数码寄存器数码寄存器数码寄存器数码寄存器仅有寄存数码的功能仅有寄存数码的功能仅有寄存数码的功能仅有寄存数码的功能。清零清零寄存指令寄存指令通常由通常由通常由通常由D D触发器或触发器或触发器或触发器或R-SR-S触发器组成触发器组成触发器组成触发器组成并行输入方式并行输入方式并行输入方式并行输入方式RD.QDF0d0Q0.Q.DF1d1Q1.d2Q.DF2Q2QDF3d3Q300001101寄存数码寄存数码寄存数码寄存数码1101触发器状态不变触发器状态不变动画动画7.2.1 数码寄存器仅有寄存数码的功能。清零寄存指令下一页下一页总目录总目录 章目录章目录返回返回上一页上一页RDSDd3RDSDd2RDSDd1RDSDd010清零清零1100寄存指令寄存指令寄存指令寄存指令&Q0&Q1&Q2&Q3取数指令取数指令取数指令取数指令1100并行输出方式并行输出方式并行输出方式并行输出方式&QQQQ00000011状态保持不变状态保持不变状态保持不变状态保持不变10101111RDSDd3RDSDd2RDSDd1RDSDd010清零11下一页下一页总目录总目录 章目录章目录返回返回上一页上一页7.2.2 7.2.2 移位寄存器移位寄存器移位寄存器移位寄存器不仅能不仅能不仅能不仅能寄存寄存寄存寄存数码，还有数码，还有数码，还有数码，还有移位移位移位移位的功能。的功能。的功能。的功能。所谓移位，就是每来一个移位脉冲，寄存器中所谓移位，就是每来一个移位脉冲，寄存器中所谓移位，就是每来一个移位脉冲，寄存器中所谓移位，就是每来一个移位脉冲，寄存器中所寄存的数据就向左或向右顺序移动一位。所寄存的数据就向左或向右顺序移动一位。所寄存的数据就向左或向右顺序移动一位。所寄存的数据就向左或向右顺序移动一位。按移位方式分类按移位方式分类按移位方式分类按移位方式分类单向移位寄存器单向移位寄存器单向移位寄存器单向移位寄存器双向移位寄存器双向移位寄存器双向移位寄存器双向移位寄存器7.2.2 移位寄存器不仅能寄存数码，还有移位的功能。下一页下一页总目录总目录 章目录章目录返回返回上一页上一页寄存数码寄存数码寄存数码寄存数码1.1.单向移位寄存器单向移位寄存器单向移位寄存器单向移位寄存器清零清零D1移位脉冲移位脉冲23410111QQ3Q1Q2RD000000010010 010 011 1010 01101110 011 1QJKF0Q1QJKF2QJKF1QJKF3数据依次向左移动，称左移寄存器，数据依次向左移动，称左移寄存器，数据依次向左移动，称左移寄存器，数据依次向左移动，称左移寄存器，输入方式为串行输入。输入方式为串行输入。输入方式为串行输入。输入方式为串行输入。QQQ从高位向低从高位向低位依次输入位依次输入动画动画寄存数码1.单向移位寄存器清零D1移位脉冲23410111Q下一页下一页总目录总目录 章目录章目录返回返回上一页上一页1110 0010110011000输出输出再输入四个移再输入四个移再输入四个移再输入四个移位脉冲，位脉冲，位脉冲，位脉冲，10111011由高位至低位由高位至低位由高位至低位由高位至低位依次从依次从依次从依次从Q Q3 3端输端输端输端输出。出。出。出。串行输出方式串行输出方式串行输出方式串行输出方式清零清零D10111QQ3Q1Q2RD101110 011 1QJKF0Q1QJKF2QJKF1QJKF3QQQ5移位脉冲移位脉冲786动画动画1110010110011000输出再输入四个移位脉冲，10下一页下一页总目录总目录 章目录章目录返回返回上一页上一页左移寄存器波形图左移寄存器波形图12345678C11110 011DQ0Q3Q2Q11110 0待存待存数据数据10111011存入寄存器存入寄存器存入寄存器存入寄存器0111从从从从Q Q3 3取出取出取出取出左移寄存器波形图12345678C1111011DQ0Q3Q下一页下一页总目录总目录 章目录章目录返回返回上一页上一页四位四位四位四位左移移位寄存器状态表左移移位寄存器状态表左移移位寄存器状态表左移移位寄存器状态表0001123移位脉冲移位脉冲Q2 Q1 Q0移位过程移位过程Q3寄寄 存存 数数 码码 D001110000清清 零零110左移一位左移一位001011左移二位左移二位01011左移三位左移三位10114左移四位左移四位101并并 行行 输输 出出再继续输入四个移位脉冲再继续输入四个移位脉冲再继续输入四个移位脉冲再继续输入四个移位脉冲,从从从从 Q Q3 3端串行输出端串行输出端串行输出端串行输出10111011数码数码数码数码动画动画右移移位寄存器右移移位寄存器右移移位寄存器右移移位寄存器四位左移移位寄存器状态表0001123移位脉冲Q2 Q1下一页下一页总目录总目录 章目录章目录返回返回上一页上一页1 清零清零0寄存指令寄存指令寄存指令寄存指令并行输入并行输入并行输入并行输入串行输出串行输出串行输出串行输出DQ2SDRDd2&F2Q1SDRDd1&F1Q0SDRDd0&F0DDQ3SDRDd3&F3D串行输入串行输入串行输入串行输入移位脉冲移位脉冲移位脉冲移位脉冲DC2 2.并行、串行输入并行、串行输入并行、串行输入并行、串行输入/串行输出寄存器串行输出寄存器串行输出寄存器串行输出寄存器1清零0寄存指令并行输入串行输出DQ2SDRDd2&F2Q1下一页下一页总目录总目录 章目录章目录返回返回上一页上一页寄存器分类寄存器分类寄存器分类寄存器分类并行输入并行输入并行输入并行输入/并行输出并行输出并行输出并行输出串行输入串行输入串行输入串行输入/并行输出并行输出并行输出并行输出并行输入并行输入并行输入并行输入/串行输出串行输出串行输出串行输出串行输入串行输入串行输入串行输入/串行输出串行输出串行输出串行输出F3F2F1F0d0d1d2d3Q0Q1Q2Q3F3F2F1F0dQ0Q1Q2Q3F3F2F1F0d0d1d2d3Q3Q3F3F2F1F0d寄存器分类并行输入/并行输出串行输入/并行输出并行输入/串行下一页下一页总目录总目录 章目录章目录返回返回上一页上一页3.3.双向移位寄存器：双向移位寄存器：双向移位寄存器：双向移位寄存器：既能左移也能右移。既能左移也能右移。DQ2DQ1DQ01&111&1&.RDCS左移输入左移输入 待输数据由待输数据由 低位至高低位至高 位依次输入位依次输入待输数据由待输数据由高位至低位高位至低位依次输入依次输入101右移输入右移输入移位控制端移位控制端000000&010动画动画3.双向移位寄存器：既能左移也能右移。DQ2DQ1DQ0下一页下一页总目录总目录 章目录章目录返回返回上一页上一页右移右移串行串行输入输入左移左移串行串行输入输入UCCQ0Q1Q2Q3S1S0 C16151413121110913456782D0D1D2D3DSRDSL RDGNDCT74LS194并行输入并行输入7.2.3 741947.2.3 74194集成寄存器集成寄存器集成寄存器集成寄存器右移串行输入左移串行输入UCCQ0Q1Q2Q3S1S0 C1下一页下一页总目录总目录 章目录章目录返回返回上一页上一页011110 00 11 01 1直接清零直接清零(异步异步)保保 持持右移右移(从从Q0向右移动向右移动)左移左移(从从Q3向左移动向左移动)并行输入并行输入 RD CS1 S0功功 能能 CT74LS194CT74LS194功能表功能表功能表功能表UCCQ0Q1Q2Q3S1S0 C161514131211109CT74LS19413456782D0D1D2D3DSRDSL RDGND011110 00 11 01 1直下一页下一页总目录总目录 章目录章目录返回返回上一页上一页7.3 计数器计数器 计数器是数字电路和计算机中广泛应用的一种逻计数器是数字电路和计算机中广泛应用的一种逻计数器是数字电路和计算机中广泛应用的一种逻计数器是数字电路和计算机中广泛应用的一种逻辑部件，可累计输入脉冲的个数，可用于定时、分辑部件，可累计输入脉冲的个数，可用于定时、分辑部件，可累计输入脉冲的个数，可用于定时、分辑部件，可累计输入脉冲的个数，可用于定时、分频、时序控制等。频、时序控制等。频、时序控制等。频、时序控制等。分类分类分类分类加法计数器加法计数器加法计数器加法计数器减法计数器减法计数器减法计数器减法计数器可逆计数器可逆计数器可逆计数器可逆计数器 (按计数功能按计数功能按计数功能按计数功能 )异步计数器异步计数器异步计数器异步计数器同步计数器同步计数器同步计数器同步计数器(按计数脉冲引入方式按计数脉冲引入方式按计数脉冲引入方式按计数脉冲引入方式)二二二二进制计数器进制计数器进制计数器进制计数器十十十十进制计数器进制计数器进制计数器进制计数器 N N 进制计数器进制计数器进制计数器进制计数器(按计数制按计数制按计数制按计数制)7.3 计数器 计数器是数字电路和计算机中广泛应用的下一页下一页总目录总目录 章目录章目录返回返回上一页上一页7.3.1 7.3.1 二进制计数器二进制计数器二进制计数器二进制计数器 按二进制的规律累计脉冲个数，它也是构成其按二进制的规律累计脉冲个数，它也是构成其按二进制的规律累计脉冲个数，它也是构成其按二进制的规律累计脉冲个数，它也是构成其它进制计数器的基础。要构成它进制计数器的基础。要构成它进制计数器的基础。要构成它进制计数器的基础。要构成 n n位二进制计数器，位二进制计数器，位二进制计数器，位二进制计数器，需用需用需用需用 n n个具有计数功能的触发器。个具有计数功能的触发器。个具有计数功能的触发器。个具有计数功能的触发器。1.1.异步二进制加法计数器异步二进制加法计数器异步二进制加法计数器异步二进制加法计数器异步计数器：计数脉冲异步计数器：计数脉冲异步计数器：计数脉冲异步计数器：计数脉冲C C不是同时加到各位触发器不是同时加到各位触发器不是同时加到各位触发器不是同时加到各位触发器。最低位触发器由计数脉冲触发翻转，其他各位触发最低位触发器由计数脉冲触发翻转，其他各位触发最低位触发器由计数脉冲触发翻转，其他各位触发最低位触发器由计数脉冲触发翻转，其他各位触发器有时需由相邻低位触发器输出的进位脉冲来触发，器有时需由相邻低位触发器输出的进位脉冲来触发，器有时需由相邻低位触发器输出的进位脉冲来触发，器有时需由相邻低位触发器输出的进位脉冲来触发，因此各位触发器状态变换的时间先后不一，只有在因此各位触发器状态变换的时间先后不一，只有在因此各位触发器状态变换的时间先后不一，只有在因此各位触发器状态变换的时间先后不一，只有在前级触发器翻转后前级触发器翻转后前级触发器翻转后前级触发器翻转后,后级触发器才能翻转。后级触发器才能翻转。后级触发器才能翻转。后级触发器才能翻转。7.3.1 二进制计数器 按二进制的规律累计脉冲个下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 二二 进进 制制 数数 Q2 Q1 Q0 0 0 0 0 1 0 0 12 0 1 0 3 0 1 14 1 0 0 5 1 0 16 1 1 0 7 1 1 18 0 0 0 脉冲数脉冲数(C)二进制加法计数器状态表二进制加法计数器状态表二进制加法计数器状态表二进制加法计数器状态表 从状态表可看出：从状态表可看出：从状态表可看出：从状态表可看出：最低位触发器来最低位触发器来最低位触发器来最低位触发器来 一个脉冲就翻转一个脉冲就翻转一个脉冲就翻转一个脉冲就翻转 一次，一次，一次，一次，每个触发每个触发每个触发每个触发 器由器由器由器由 1 1变为变为变为变为 0 0 时，时，时，时，要产生进位信号要产生进位信号要产生进位信号要产生进位信号,这个进位信号应这个进位信号应这个进位信号应这个进位信号应 使相邻的高位触使相邻的高位触使相邻的高位触使相邻的高位触 发器翻转。发器翻转。发器翻转。发器翻转。二 进 制 数0 0 下一页下一页总目录总目录 章目录章目录返回返回上一页上一页1010 当当当当J J、K K=1=1时，具有计数功能，每来时，具有计数功能，每来时，具有计数功能，每来时，具有计数功能，每来一个脉冲触发器就翻转一次一个脉冲触发器就翻转一次一个脉冲触发器就翻转一次一个脉冲触发器就翻转一次.清零清零RDQJKQQ0F0QJKQQ1F1QJKQQ2F2C计数脉冲计数脉冲三位异步二进制加法计数器三位异步二进制加法计数器在电路图中在电路图中J、悬空表示悬空表示J、K=1下降沿下降沿下降沿下降沿触发翻转触发翻转触发翻转触发翻转每来一个每来一个每来一个每来一个C C翻转一次翻转一次翻转一次翻转一次 当相邻低位触发当相邻低位触发器由器由1变变 0 时翻转时翻转1010 当J、K=1时，具有计数功能，每来一个脉冲触下一页下一页总目录总目录 章目录章目录返回返回上一页上一页异步二进制加法器工作波形异步二进制加法器工作波形2 2分频分频分频分频4 4分频分频分频分频8 8分频分频分频分频 每个触发器翻转的时间有先后，每个触发器翻转的时间有先后，与计数脉冲不同步与计数脉冲不同步C12345678Q0Q1Q2异步二进制加法器工作波形2分频4分频8分频 每个触发器下一页下一页总目录总目录 章目录章目录返回返回上一页上一页用用用用D D触发器构成三位二进制异步加法器触发器构成三位二进制异步加法器触发器构成三位二进制异步加法器触发器构成三位二进制异步加法器？2 2、若构成减法计数器、若构成减法计数器、若构成减法计数器、若构成减法计数器C C又如何连接？又如何连接？又如何连接？又如何连接？思考思考1、各触发器、各触发器C应如何连接？应如何连接？各各各各D D触发器已接成触发器已接成触发器已接成触发器已接成T T 触发器，即具有计数功能触发器，即具有计数功能触发器，即具有计数功能触发器，即具有计数功能C清零清零清零清零RDQDQQ0F0QDQQ0F0QDQQ3F3用D触发器构成三位二进制异步加法器？2、若构成减法计数器C下一页下一页总目录总目录 章目录章目录返回返回上一页上一页2.2.同步二进制加法计数器同步二进制加法计数器同步二进制加法计数器同步二进制加法计数器异步二进制加法计数器线路联接简单。异步二进制加法计数器线路联接简单。异步二进制加法计数器线路联接简单。异步二进制加法计数器线路联接简单。各触发器是逐级翻转，因而工作速度较慢。各触发器是逐级翻转，因而工作速度较慢。各触发器是逐级翻转，因而工作速度较慢。各触发器是逐级翻转，因而工作速度较慢。同步计数器：同步计数器：同步计数器：同步计数器：计数脉冲同时接到各位触发器，各触计数脉冲同时接到各位触发器，各触计数脉冲同时接到各位触发器，各触计数脉冲同时接到各位触发器，各触发器状态的变换与计数脉冲同步。发器状态的变换与计数脉冲同步。发器状态的变换与计数脉冲同步。发器状态的变换与计数脉冲同步。同步计数器由于各触发器同步翻转，因此工作速度同步计数器由于各触发器同步翻转，因此工作速度同步计数器由于各触发器同步翻转，因此工作速度同步计数器由于各触发器同步翻转，因此工作速度快。但接线较复杂。快。但接线较复杂。快。但接线较复杂。快。但接线较复杂。同步计数器组成原则同步计数器组成原则同步计数器组成原则同步计数器组成原则:根据翻转条件根据翻转条件根据翻转条件根据翻转条件,确定触发器级间连接方式确定触发器级间连接方式确定触发器级间连接方式确定触发器级间连接方式找出找出找出找出J J、K K输入端的联接方式。输入端的联接方式。输入端的联接方式。输入端的联接方式。2.同步二进制加法计数器异步二进制加法计数器线路联接简单下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 二二 进进 制制 数数 Q2 Q1 Q0 0 0 0 0 1 0 0 12 0 1 0 3 0 1 14 1 0 0 5 1 0 16 1 1 0 7 1 1 18 0 0 0 脉冲数脉冲数(C)二进制加法计数器状态表二进制加法计数器状态表二进制加法计数器状态表二进制加法计数器状态表 从状态表可看出：从状态表可看出：从状态表可看出：从状态表可看出：最低位触发器最低位触发器最低位触发器最低位触发器F0F0每来一个脉冲就翻每来一个脉冲就翻每来一个脉冲就翻每来一个脉冲就翻转一次；转一次；转一次；转一次；F1F1：当：当：当：当Q Q0 0=1=1时，时，时，时，再来一个脉冲则翻再来一个脉冲则翻再来一个脉冲则翻再来一个脉冲则翻转一次；转一次；转一次；转一次；F2F2：当：当：当：当Q Q0 0=Q Q1 1=1=1时，时，时，时，再来一个脉冲则翻再来一个脉冲则翻再来一个脉冲则翻再来一个脉冲则翻转一次。转一次。转一次。转一次。二 进 制 数0 0 下一页下一页总目录总目录 章目录章目录返回返回上一页上一页四位二进制同步加法计数器级间连接的逻辑关系四位二进制同步加法计数器级间连接的逻辑关系四位二进制同步加法计数器级间连接的逻辑关系四位二进制同步加法计数器级间连接的逻辑关系 触发器翻转条件触发器翻转条件触发器翻转条件触发器翻转条件 J J、K K端逻辑表达式端逻辑表达式端逻辑表达式端逻辑表达式 J J、K K端逻辑表达式端逻辑表达式端逻辑表达式端逻辑表达式F0每输入一每输入一C翻一次翻一次F1F2F3J0=K0=1Q0=1J1=K1=Q0Q0=Q1=1J2=K2=Q1 Q0Q0=Q1=Q2=1J3=K3=Q1 Q1 Q0J0=K0=1J1=K1=Q0J2=K2=Q1 Q0J3=K3=Q2 Q1 Q0 由由由由J J、K K端逻辑表达式，可得出四位同步二进制计端逻辑表达式，可得出四位同步二进制计端逻辑表达式，可得出四位同步二进制计端逻辑表达式，可得出四位同步二进制计数器的逻辑电路。（只画出三位同步二进制计数器数器的逻辑电路。（只画出三位同步二进制计数器数器的逻辑电路。（只画出三位同步二进制计数器数器的逻辑电路。（只画出三位同步二进制计数器的逻辑电路）的逻辑电路）的逻辑电路）的逻辑电路）（加法）（加法）（加法）（加法）（减法）（减法）（减法）（减法）四位二进制同步加法计数器级间连接的逻辑关系 触发器翻转条下一页下一页总目录总目录 章目录章目录返回返回上一页上一页三位同步二进制加法计数器三位同步二进制加法计数器 计数脉冲同时加到各位触发器上，计数脉冲同时加到各位触发器上，当每个到当每个到 来后触发器状态是否改变要看来后触发器状态是否改变要看J、K的状态。的状态。最低位触发器最低位触发器最低位触发器最低位触发器F0F0每一个脉冲每一个脉冲每一个脉冲每一个脉冲就翻转一次；就翻转一次；就翻转一次；就翻转一次；F1F1：当当当当Q Q0 0=1=1时，再时，再时，再时，再来一个脉冲则来一个脉冲则来一个脉冲则来一个脉冲则翻转一次；翻转一次；翻转一次；翻转一次；F2F2：当当当当Q Q0 0=Q Q1 1=1=1时，时，时，时，再来一个脉冲再来一个脉冲再来一个脉冲再来一个脉冲则翻转一次。则翻转一次。则翻转一次。则翻转一次。RDQJKQQ0F0QJKQQ1F1QJKQQ2F2C计数脉冲计数脉冲三位同步二进制加法计数器 计数脉冲同时加到各位触发器上，当每下一页下一页总目录总目录 章目录章目录返回返回上一页上一页C12345678Q0Q1Q2 各触发器状态的变换和计数脉冲同步各触发器状态的变换和计数脉冲同步各触发器状态的变换和计数脉冲同步各触发器状态的变换和计数脉冲同步C12345678Q0Q1Q2 各触发器状态的变换和计下一页下一页总目录总目录 章目录章目录返回返回上一页上一页例例例例:分析图示逻辑电路的逻辑功能分析图示逻辑电路的逻辑功能分析图示逻辑电路的逻辑功能分析图示逻辑电路的