半导体存储器和可编程逻辑器

！ 单 元 数 庞 大！ 输 入 /输 出 引 脚 数 目 有 限 EPROMROMROM可擦除的可编程可编程掩模RAMRAM动态静态 A0An-1 W0W(2n-1) 写是一次性编程，不能改！编程时将不用的熔断有出厂时，每个结点上都熔丝由易熔合金制成 PROM的 结 构 是 与 阵 列 固 定 、 或 阵 列 可 编 程 的 。 对 于 有大 量 输 入 信 号 的 PROM， 比 较 适 合 作 为 存 储 器 来 存 放 数 据 ，它 在 计 算 机 系 统 和 数 据 自 动 控 制 等 方 面 起 着 重 要 的 作 用 。例 1： 下 图 是 一 个 8（ 字 线 ） 4（ 数 据 ） 的 存 储 器 数 据 阵 列 图 。 对 于 较 少 的 输 入 信 号 组 成 的 与 阵 列 固 定 、 或 阵 列 可 编 程的 器 件 中 ， 也 可 以 很 方 便 地 实 现 任 意 组 合 逻 辑 函 数 。 芯 片 出 厂 时 ， 在 存 储 矩 阵 的 所 有 存 储 单 元 上 都 存 “ 1” ，使 用 中 根 据 需 要 用 编 程 器 一 次 性 地 将 一 些 存 储 单 元 中 存 储 的信 息 修 改 为 “ 0” 。 3线-8线译码器84存储单元矩阵输出缓冲器地址码输入端数据输出端字线 由地址译码器选中不同的字线，被选中字线上的四位数据通过输出缓冲器输出。 如当地址码A 2A1A0000时，通过地址译码器，使字线P01，将字线P0上的存储单元存储的数据0000输出，即D0D30000。 将左图地址扩展成n条地址线，n位地址码可寻址2n个信息单元，产生字线为2n条，其输出若是m位，则存储器的总容量为2nm位。 000 1 0 0 0 0 写 入 时 ， 要 使 用 编 程 器 管叠栅注入MOS MOSInjuctiongateStackedSIMOS )( 浮置栅控制栅: fcGG通处正常逻辑高电平下导上未充负电荷，则若导通处正常逻辑高电平下不上充以负电荷，则若工作原理：cf cf GG GG 年）光灯下分钟（阳光下一周，荧紫外线照射空穴对，提供泄放通道生电子“擦除”：通过照射产形成注入电荷到达吸引高速电子穿过宽的正脉冲，上加同时在发生雪崩击穿）间加高压（“写入”：雪崩注入33020 5025 25202 , , fc GSiO msVG VSD )(管浮栅隧道氧化层采用点擦除慢，操作不便的缺为克服MOSFLOTOXUVEPROM“隧道效应”电子会穿越隧道）当场强达到一定大小（厚度之间有小的隧道区，与 ,/cmV mSiODG f 7 8210 102 （隧道区）区有极小的重叠区与）更薄（与衬底间SG nmOSGf if 15102 的正脉冲，加接），加正压（，充电利用雪崩注入方式向工作原理：usVG VVSDGc ssf 1012 06*上电荷经隧道区放电的正脉冲加放电，利用隧道效应f sscfG nsVVGG 100120 , A0An-1 W0W(2n-1) ABCDDCBAY DCBADABCY BCDADBCDCBAY CBABCAYROM4321产生：用 ),( ),( ),( ),( 152144 141076 7632 4321 mY mY mY mY 在 计 算 机 及 数 据 处 理 系 统 中 需 要 存 放 大 量 数 据 、 中 间 结果 、 表 格 等 设 备 ， 可 以 用 随 机 存 取 存 储 器 RAM。 RAM可 分 为 单 极 型 和 双 极 型 ： 双 极 型 工 作 速 率 高 ， 但 是 集成 度 不 如 单 极 型 的 高 。 目 前 ， 由 于 工 艺 水 平 的 不 断 提 高 ， 单极 型 RAM的 速 率 已 经 可 以 和 双 极 型 RAM相 比 ， 而 且 单 极 型 RAM具有 功 耗 低 的 优 点 。 这 里 只 以 单 极 型 RAM为 例 进 行 分 析 。 单 极 型 RAM又 可 分 为 静 态 RAM与 动 态 RAM： 静 态 RAM是 用 MOS管 触 发 器 来 存 储 代 码 ， 所 用 MOS管 较 多 、 集 成 度 低 、 功 耗 也 较大 。 动 态 RAM是 用 栅 极 分 布 电 容 保 存 信 息 ， 它 的 存 储 单 元 所 需要 的 MOS管 较 少 ， 因 此 集 成 度 高 、 功 耗 也 小 。 静 态 RAM使 用 方便 ， 不 需 要 刷 新 。 作存储单元触发器，为基本RSTT 41 相通、与、导通，行中被选中，时，能在jji BBQQTTX 65 11, 单元与缓冲器相连列第行第导通，这时时，所在列被选中，jiTTYj 87 1,，读操作截止，与导通，则若时，当OIQ AAAWRSC 32110 ,，写操作导通，与截止，则若QOI AAAWR 3210, 六 管 N沟 道 增 强 型 MOS管 SCWR AA OIOI 片选信号：写信号：读地址线：数据线：/ 120 70 32K x 8RAM 70 OIOI . 1413120 ,. AAAA WR WR AAAA OIOI 写信号：读地址线：数据线：/ , 1413120 708K8A12 SCYYAAAA 分别接四片的译成即将两位代码区分四片用, 301314 1314 KKKKKKK AAAAAAAA 3224241616880 11,10,01,00 012012012012四片的地址分配就是：1314 AA 4321 SCSCSCSC 8K8A12 8K8A12 8K8A12 8K8A12 数 字系 统 1 与 阵 列 固 定 ， 或 阵 列 可 编 程 ： 可 编 程 只 读 存 储 器 PROM或 可 擦 除 编 程 只 读 存 储 器EPROM PLD基 本 结 构 大 致 相 同 ， 根 据 与 或 阵 列 是 否 可 编 程分 为 三 类 ：2 与 阵 列 ， 或 阵 列 均 可 编 程 ： 可 编 程 逻 辑 阵 列 PLA3 与 阵 列 可 编 程 ， 或 阵 列 固 定 ： 可 编 程 阵 列 逻 辑 PAL、 通 用 阵 列 逻 辑 GAL、 高 密度 可 编 程 逻 辑 器 件 HDPLD 与门阵列乘积项PLD主体输入电路输入信号互补输入输出函数反馈输入信号 可由或阵列直接输出，构成组合； 通过寄存器输出，构成时序方式输出。可直接输出也可反馈到输入PLD组成结构基本相似如下： 输出既可以是低电平有效，又可以是高电平有效。或门阵列和项输出电路 4214314323211 IIIIIIIIIIIIY 414332212 IIIIIIIIY 21213 IIIIY 21214 IIIIY GAL16V8 数 据 选 择 器 GAL输出逻辑宏单元OLMC的组成 输出逻辑宏单元OLMC 由或门、异或门、D触发器、多路选择器MUX、时钟控制、使能控制和编程元件等组成，如下图：组合输出 时序输出 四 、 GAL是 继 PAL之 后 具 有 较 高 性 能 的 PLD， 和 PAL相 比 ， 具 有 以 下特 点 ：(1)有 较 高 的 通 用 性 和 灵 活 性 ： 它 的 每 个 逻 辑 宏 单 元 可 以 根 据 需 要 任 意 组 态 ， 既 可 实 现 组 合 电 路 ， 又 可 实 现 时 序 电 路 。(2) 100 可 编 程 ： GAL采 用 浮 栅 编 程 技 术 ， 使 与 阵 列 以 及 逻 辑 宏 单 元 可 以 反 复 编 程 ， 当 编 程 或 逻 辑 设 计 有 错 时 ， 可 以 擦 除 重 新 编 程 、 反 复 修 改 ， 直 到 得 到 正 确 的 结 果 ， 因 而 每 个 芯 片 可 100 编 程 。(3) 100%可 测 试 ： GAL的 宏 单 元 接 成 时 序 状 态 ， 可 以 通 过 测 试 软 件 对 它 们 的 状 态 进 行 预 置 ， 从 而 可 以 随 意 将 电 路 置 于 某 一 状 态 ， 以 缩 短 测 试 过 程 ， 保 证 电 路 在 编 程 以 后 ， 对 编 程 结 果 100 可 测 。(4) 高 性 能 的 E 2COMS工 艺 ： GAL具 有 高 速 度 、 低 功 耗 的 特 点 ，并 且 编 程 数 据 可 保 存 20年 以 上 。 正 是 由 于 这 些 良 好 的 特 性 ， 使 GAL器 件 成 为 数 字 系 统 设 计的 初 期 理 想 器 件 。 由 GAL发 展 而 来 的 大 规 模 可 编 程逻 辑 器 件 （ 基 本 上 是 GAL的 扩 充 ） ，采 用 CMOS和 可 擦 除 PROM工 艺 （ 具 有 非易 失 性 ） ， 延 迟 固 定 。一 、 CPLD的 基 本 电 路 结 构 在系统编程芯片EPM7128S是Altera公司生产的高密度、高性能CMOS可编程逻辑器件之一，下图是PLCC封装84端子的引脚图。 它有4个直接输入（INPUT） TMS、TDI、TDO和TCK是在系统编程引脚。 64个I/O引脚一 、 在 系 统 编 程 芯 片 EPM7128S的 基 本 结 构 二 、 EPM7128S的 特 点（一）高集成密度;（二）速度高、低功耗、抗噪声容限较大;（三）在系统编程能力;（四）可测试性能力;（五）线或功能;（六）异步时钟、异步清除功能;（七）单片多系统能力；（八）很强的加密能力。 前面讨论的可编程逻辑器件基本组成部分是与阵列、或阵列和输出电路。再加上触发器则可实现时序电路。 本节介绍的FPGA（Field Programmable Gate Array）不像PLD那样受结构的限制，它可以靠门与门的连接来实现任何复杂的逻辑电路，更适合实现多级逻辑功能。 陆续推出的各种新型的现场可编程门阵列FPGA。功能更加丰富。具有很高的密度和速度等等。 一 、 现 场 可 编 程 门 阵 列 FPGA结 构 FPGA的编程单元是基于静态存储器（SRAM）结构，从理论上讲，具有无限次重复编程的能力。 下面介绍XILINX公司的XC4000E系列芯片，见下图：可配置逻辑模块CLB输入/输出模块I/OB可编程连 线PI编程开关矩阵PSM 二 、 现 场 可 编 程 门 阵 列 FPGA的 特 点 （一）SRAM结构：可以无限次编程，但它属于易失性元件，掉电后芯片内信息丢失。通电之后，要为FPGA重新配置逻辑，FPGA配置方式有七种。请同学参考有关文献。 （二）内部连线结构：HDPLD的信号汇总于编程内连矩阵，然后分配到各个宏单元。它的信号通路固定，系统速度可以预测。而FPGA的内连线是分布在CLB周围，而且编程的种类和编程点很多，布线相当灵活，其在系统速度方面低于HDPLD的速度。 （三）芯片逻辑利用率：由于FPGA的CLB规模小，可分为两个独立的电路，又有丰富的连线，所以系统综合时可进行充分的优化，以达到逻辑最高的利用。 （四）芯片功耗：高密度可编程逻辑器件HDPLD的功耗一般在0.52.5W之间，而FPGA芯片功耗0.255mW之间，静 态时几乎没有功耗，所以称FPGA为零功耗器件。 可 以 设 置 为 输 入 /输 出 ；输 入 时 可 设 置 为 ： 同 步 （ 经 触 发 器 ） 异 步 （ 不 经 触 发 器 ） 本 身 包 含 了 组 合 电 路 和 触 发 器 ， 可 构 成 小 的 时 序 电 路将 许 多 CLB组 合 起 来 ， 可 形 成 大 系 统