资源描述
题型：一、单项选择题（本大题共10小题，每小题3分，共30分）二、名词解释题（本大题共5 小题，每小题3 分，共15 分）三、简答题（本大题共3小题，每小题5分，共15分）四、计算题（本大题共3小题，每小题10分，共30分）五、论述题（本大题共1小题，共10分）复习提纲：1. Principles of Von Neumann Computers (1) 计算机由运算器、控制器、存储器、输入设备和输出设备五部分组成。(2) 采用存储程序的方式，程序和数据放在同一个存储器中，指令和数据一样可以送到运算器运算，即由指令组成的程序是可以修改的。(3) 数据以二进制码表示。(4) 指令由操作码和地址码组成。(5) 指令在存储器中按执行顺序存放，由指令计数器(即程序计数器PC)指明要执行的指令所在的单元地址，一般按顺序递增，但可按运算结果或外界条件而改变。(6) 机器以运算器为中心，输入输出设备与存储器间的数据传送都通过运算器。2. sign magnitude （原码）ones complement （反码）twos complement （补码）biased （移码）的表示1.原码表示法若定点小数的原码形式为012n，则原码表示的定义是式中原是机器数，是真值例如，+0.1001，则原0.1001-0.1001，则原1.1001对于0，原码机器中往往有”+0”、”-0”之分，故有两种形式：+0原=0.000.0-0原=1.000.0 若定点整数的原码形式为012n，则原码表示的定义是采用原码表示法简单易懂，但它的最大缺点是加法运算复杂。这是因为，当两数相加时，如果是同号则数值相加；如果是异号，则要进行减法。而在进行减法时还要比较绝对值的大小，然后大数减去小数，最后还要给结果选择符号。为了解决这些矛盾，人们找到了补码表示法。 2.补码表示法负数用补码表示时，可以把减法转化为加法。这样，在计算机中实现起来就比较方便。若定点小数补码形式为0.12n，则补码表示的定义是例如，+0.1011，则补0.1011-0.1011，则补10+10.0000-0.10111.0101对于0，0补0补0.0000(mod 2) 注意，0的补码表示只有一种形式。采用补码表示法进行减法运算就比原码方便得多了。因为不论数是正还是负，机器总是做加法，减法运算可变为加法运算。对定点整数，补码表示的定义是3.反码表示法所谓反码，就是二进制的各位数码0变为1，1变为0。对定点小数，反码表示的定义为其中n代表数的位数。一般情况下，对于正数0.12n则反0.12n对于负数 0.12n ，则有对于0，有0反和0反之分：0反0.00.00反1.11.1我们比较反码与补码的公式反(22n)补2可得到补反2n(2.12)这就是通过反码求补码的重要公式。这个公式告诉我们，若要一个负数变补码，其方法是符号位置1，其余各位0变1，1变0，然后在最末位(2-n)上加1。对定点整数，反码表示的定义为4.移码表示法移码通常用于表示浮点数的阶码。由于阶码是个n位的整数，所以假定定点整数移码形式为 012n时，对定点整数，移码的定义是移2n2n2n(2.14)若阶码数值部分为5位，以表示真值，则移2525 25 例如，当正数10101 时，移1，10101 ；当负数10101 时，移2525101010，01011。移码中的逗号不是小数点，而是表示左边一位是符号位。显然，移码中符号位0表示的规律与原码、补码、反码相反。小结：上面的数据四种机器表示法中，移码表示法主要用于表示浮点数的阶码。例4将十进制真值(127，1，0，1，127)列表表示成二进制数及原码、反码、补码、移码值。 解：二进制真值及其诸码值列于下表，其中0在原反中有两种表示。由表中数据可知，补码值与移码值差别仅在于符号位不同。例5设机器字长16位，定点表示，尾数15位，数符1位，问：(1)定点原码整数表示时，最大正数是多少?最小负数是多少?(2)定点原码小数表示时，最大正数是多少?最小负数是多少?； 解：(1)定点原码整数表示最大正数值(2151)10(32767)100111 111 111 111 111 最小负数值(2151)10(32767)101111 111 111 111 111(2)定点原码小数表示最大正数值(1215)10(0.111.11)2最小负数值(1215)10(0.111.11)23. 溢出（overflow）4. Floating Point Representation(浮点表示)，尾数指数的含义（ Mantissa andExponent），及浮点数加减运算5. 存储系统的特性及其分类 计算机系统中的存储器系统是指：主存储器和外存储器。3.1.1 存储器特性：构成存储器的存储介质，目前主要采用半导体器件和磁性材料。由若干个存储元组成一个存储单元，然后再由许多存储单元组成一个存储器。 按存储器的读写功能分 只读存储器(ROM)：存储的内容是固定不变的，只能读出而不能写入的半导体存储器。随机读写存储器(RAM)：既能读出又能写入的半导体存储器。 按信息的可保存性分 非永久记忆的存储器：断电后信息即消失的存储器。永久记忆性存储器：断电后仍能保存信息的存储器。6. 存储器的字位扩展（Expansion of Memory） Bit Expansion (位扩展) 1k*4bit RAM-1k*8bit RAM Word Expansion (字扩展) 1k*4bit RAM-2k*4bit RAM Bit-Word Expansion(字位同时扩展 1k*4bit RAM-2k*8bit RAM 7. DRAM 的刷新（Refreshing） (1) DRAM的刷新 不管是哪一种动态RAM，都是利用电容存储电荷的原理来保存信息的，由于电容会逐渐放电，所以，对动态RAM必须不断进行读出和再写入，以使泄放的电荷受到补充，也就是进行刷新。 动态MOS存储器采用“读出”方式进行刷新, 先将原存信息读出，再由刷新放大器形成原信息并重新写入。(2) 刷新周期 从上一次对整个存储器刷新结束到下一次对整个存储器全部刷新一遍为止，这一段时间间隔叫刷新周期。一般为2ms, 4ms, 8ms。(3) 刷新方式常用的刷新方式有三种: 集中式、分散式、异步式。集中式刷新：在整个刷新间隔内，前一段时间重复进行读/写周期或维持周期，等到需要进行刷新操作时，便暂停读/写或维持周期，而逐行刷新整个存储器，它适用于高速存储器。图3.14(a) 集中刷新方式分散式刷新：把一个存储系统周期tc分为两半，周期前半段时间tm用来读/写操作或维持信息，周期后半段时间tr作为刷新操作时间。这样，每经过128个系统周期时间，整个存储器便全部刷新一遍。图3.14(b) 分散刷新方式异步式刷新方式是前两种方式的结合。同学们可以自己画画它的刷新周期图。8. Cache 的三种映射（Mapping）方式，替换策略，写策略 主存与cache的地址映射cache的容量很小，它保存的内容只是主存内容的一个子集，且cache与主存的数据交换是以块为单位。地址映射即是应用某种方法把主存地址定位到cache中。地址映射方式有全相联方式、直接方式和组相联方式三种 1.全相联映射方式主存中一个块的地址与块的内容一起存于cache的行中，其中块地址存于cache行的标记部分中。这种方法可使主存的一个块直接拷贝到cache中的任意一行上，非常灵活。它的主要缺点是比较器电路难于设计和实现，因此只适合于小容量cache采用。全相联映射的示意图演示：2.直接映射方式这也是一种多对一的映射关系，但一个主存块只能拷贝到cache的一个特定行位置上去。cache的行号i和主存的块号j有如下函数关系：i=j mod m （m为cache中的总行数）直接映射方式的示意图演示：本屏演示的是直接相联映射的Cache组织，示意图中Cache为8行，主存为256块，主存的每一块只可映射到Cache特定一行中。如图B0、B8 B8K主存块只可映射到Cache的第0块，B7、B15B8K+7只可映射到Cache的第7块。至于为何B0、B8B255映射到L0，而不是B0、B1B31映射到L0是因为基于程序局部性原理直接映射方式的优点是硬件简单，成本低。缺点是每个主存块只有一个固定的行位置可存放，容易产生冲突。因此适合大容量cache采用。3.组相联映射方式这种方式是前两种方式的折衷方案。它将Cache分成u组，每组v行，主存块存放到哪个组是固定的，至于存到该组哪 一行是灵活的，即有如下函数关系：muv 组号 qj mod u组相联映射的示意图演示：本屏演示的是组相联Cache的检索过程，示意图中Cache为8行，主存为256块。主存的每一块可以存入Cache特定一组的任意行中。如图，B0、B4到B252可以存入Cache的S0组的任意一行中。B1、B5到B253可以存入Cache的S1组的任意一行中。同理对B2、B6到B254及其它。组相联映射方式中的每组行数v一般取值较小，这种规模的v路比较器容易设计和实现。而块在组中的排放又有一定的灵活性，冲突减少。替换策略:当一个新的主存块要调入到cache，而允许存放此块的行位置都被其它主存块占满时，就要产生替换，因为cache工作原理要求它应尽量保存最新的数据。替换问题与cache的组织方式紧密相关(1)对于采用直接映射方式的cache来说： 因一个主存块只有一个特定的行位置可存放，所以问题解决很简单，把此特定行位置上的原主存块妥善处理后，换出Cache即可。(2)对于全相联的cache来说，它的全部行都是可被替换的特定行；而组相联的cache中同组各路的行都是可被替换的特定行这样就要从允许存放新主存块的若干特定行中选取一行换出。 如何选取就涉及到替换策略或称替换算法的采用。以硬件实现的常用算法主要有以下四种。 1).先进先出（FIFO）算法 2). 最不经常使用LFU 3.LRU算法是将近期内长久未被访问过的行换出。4).随机替换写策略:因为cache的内容是部分主存内容的副本，应该与主存内容保持一致。而CPU对cache的写入更改了cache内容，如何与主存内容保持一致就有几种写操作工作方式可供选择，统称为写策略。 写直达法 写回法 写一次法9. 指令的寻址方式，操作数的寻址方式（Immediate，Direct，Indirect，Register， Register Indirect，Relative Addressing（相对寻址），Indexing Addressing（变址寻址），Base Addressing（基址寻址）,Stack, Implicit Address(隐含寻址）) 指令的寻址方式寻址方式分为两类，既指令寻址方式和数据寻址方式，前者比较简单，后者比较复杂。指令的寻址方式有两种，一种是顺序寻址方式，另一种是跳跃寻址方式。1.顺序寻址方式指令地址在内存中按顺序安排，当执行一段程序时，通常是一条指令接一条指令的顺序执行。从存储器取出第一条指令，然后执行这条指令；接着从存储器取出第二条指令，在执行第二条指令；接着再取出第三条指令这种程序顺序执行的过程，我们称为指令的顺序寻址方式。为此，必须使用程序计数器（又称指令指针寄存器）PC来计数指令的顺序号，该顺序号就是指令在内存中的地址。2.跳跃寻址方式 当程序转移执行的顺序时，指令的寻址就采取跳跃寻址方式。所谓跳跃，是指下条指令的地址码不是由程序计数器给出，而是由本条指令给出。程序跳跃后，按新的指令地址开始顺序执行。指令计数器的内容也必须相应改变，以便及时跟踪新的指令地址。采用指令跳跃寻址方式，可以实现程序转移或构成循环程序，从而能缩短程序长度，或将某些程序作为公共程序引用。指令系统中的各种条件转移或无条件转移指令，就是为了实现指令的跳跃寻址而设置的。4.3.2 操作数寻址方式形成操作数的有效地址的方法，称为操作数的寻址方式。例如，一种单地址指令的结构如下所示，其中用X，I，D各字段组成该指令的操作数地址。操作码OP变址X间址I形式地址D指令中操作数字段的地址码是由形式地址和寻址方式特征位等组合形成，因此，一般来说，指令中所给出的地址码，并不是操作数的有效地址。 因此，寻址过程就是把操作数的形式地址，变换为操作数的有效地址的过程。 1.隐含寻址 在指令中不明显的给出而是隐含着操作数的地址。例如，单地址的指令格式，没有在地址字段中指明第二操作数地址，而是规定累加寄存器AC作为第二操作数地址，AC对单地址指令格式来说是隐含地址。2.立即寻址指令的地址字段指出的不是操作数的地址，而是操作数本身。这种方式的特点是指令执行时间很短，不需要访问内存取数。例如：单地址的移位指令格式为 OP(移位)FD这里D不是地址，而是一个操作数。F为标志位，当F1，操作数进行右移；当F0时，操作数进行左移。3.直接寻址直接寻址特点是：在指令格式的地址字段中直接指出操作数在内存的地址D。采用直接寻址方式时，指令字中的形式地址D就是操作数的有效地址E，既ED。因此通常把形式地址D又称为直接地址。此时，由寻址模式给予指示。如果用S表示操作数，那么直接寻址的逻辑表达式为 S（E）（D）4.间接寻址间接寻址的情况下，指令地址字段中的形式地址D不是操作数的真正地址，而是操作数地址的指示器，D单元的内容才是操作数的有效地址。间接寻址方式是早期计算机中经常采用的方式，但由于两次访存，影响指令执行速度，现在已不大使用。5.寄存器寻址，6.寄存器间接寻址7.基址寻址8. 变址寻址9.相对寻址10. 寄存器的分类及作用在CPU中至少要有六类寄存器。1.数据缓冲寄存器（DR）数据缓冲寄存器用来暂时存放由内存储器读出的一条指令或一个数据字；反之，当向内存存入一条指令或一个数据字时，也暂时将它们存放在数据缓冲寄存器中。缓冲寄存器的作用是：(1)作为CPU和内存、外部设备之间信息传送的中转站；(2)补偿CPU和内存、外围设备之间在操作速度上的差别；(3)在单累加器结构的运算器中，数据缓冲寄存器还可兼作为操作数寄存器。2.指令寄存器（IR）指令寄存器用来保存当前正在执行的一条指令。3.程序计数器（PC）为了保证程序能够连续地执行下去，CPU必须具有某些手段来确定下一条指令的地址。而程序计数器正是起到这种作用，所以通常又称为指令计数器。程序计数器的结构应当是具有寄存信息和计数两种功能的结构。4.地址寄存器（AR）地址寄存器用来保存当前CPU所访问的内存单元的地址。5.累加寄存器（AC）简称为累加器，是一个通用寄存器。其功能是：当运算器的算术逻辑单元(ALU)执行算术或逻辑运算时，为ALU提供一个工作区。累加寄存器暂时存放ALU运算的结果信息。显然，运算器中至少要有一个累加寄存器。6.状态条件寄存器（PSW）状态条件寄存器保存由算术指令和逻辑指令运行或测试的结果建立的各种条件码内容，因此，状态条件寄存器是一个由各种状态条件标志拼凑而成的寄存器。11. 指令周期 （Instruction Cycle）指令周期：CPU从内存取出一条指令并执行这条指令的时间总和。CPU周期：又称机器周期，CPU访问一次内存所花的时间较长，因此用从内存读取一条指令字的最短时间来定义。时钟周期：通常称为节拍脉冲或T周期。一个CPU周期包含若干个时钟周期。下图示出了采用定长CPU周期的指令周期示意图。12. 指令流水的基本概念（Instruction pipelining） 为提高处理器执行指令的效率，把一条指令的操作分为多个细小的步骤，每个步骤由专门的电路完成。13. 流水线时空图，流水线的相关概念及三个参数：吞吐率、加速比和效率。 流水线性能 吞吐率: 单位时间内 流水线所完成指令 或 输出结果的数量, 设 m段的流水线各段时间为t, 实际吞吐率, 连续处理 n 条指令的吞吐率为 加速比：效率：14. 硬布线（Hardwired）控制器的设计思想硬布线控制器是一种由门电路和触发器构成的复杂树形逻辑网络。 又称为组合逻辑控制方式15. 微程序，微指令，微命令，微操作的概念微程序: 实现一条机器指令功能的许多条微指令组成的序列微指令：把该指令所需的各种控制命令信号汇集在一起编码形成的微命令：控制部件通过控制线向执行部件发出的各种控制命令微操作：执行部件接受微命令所执行的操作16. 微程序控制器结构图微程序控制器由指令寄存器、程序计数器、程序状态字寄存器、时序系统、控制存储器、微指令寄存器以及微地址形成电路，微地址寄存器组成。17. 微程序流程及微指令字的设计 18. 水平型，垂直型微指令一次能定义并执行多个并行操作微命令的微指令，叫做水平型微指令，一般格式如下垂直型微指令：微指令中设置微操作码字段，采用微操作码编译法，由微操作码规定微指令的功能 。水平型微指令与垂直型微指令的比较： (1)水平型微指令并行操作能力强，效率高，灵活性强，垂直型微指令则较差。(2)水平型微指令执行一条指令的时间短，垂直型微指令执行时间长。(3)由水平型微指令解释指令的微程序，微指令字较长而微程序短。垂直型微指令相反。(4)水平型微指令用户难以掌握，而垂直型微指令与指令比较相似，相对来说，比较容易掌握。19. 总线的仲裁（Arbitration）。 系统中多个设备或模块可能同时申请对总线的使用权，为避免产生总线冲突，需要由总线仲裁机构合理地控制和管理系统中需要占用总线的申请者，在多个申请者同时提出总线请求时，以一定的优先算法仲裁哪个应获得对总线的使用权。按总线仲裁电路的位置不同，可分为集中式仲裁和分布式仲裁两类；集中式总线仲裁的控制逻辑基本在一处，需要中央仲裁器，分为：链式查询方式、计数器定时查询方式、独立请求方式。分布式总线仲裁不需要中央仲裁器，每个潜在的主方功能模块都有自己的仲裁号和仲裁器。显然分布式仲裁是以优先仲裁策略为基础。20. 总线定时（Timing）。总线的一次信息传送过程分为五个阶段：请求总线、总线仲裁、寻址目的地址、信息传送、状态返回。为同步主方、从方的操作，必须制定定时协议。定时方式：（1）同步定时：事件出现在总线上的时刻由总线时钟信号来确定。适用于总线长度较短、各功能模块存取时间比较接近的情况。同步定时具有较高的传输频率。（2）异步定时：一事件出现在总线上的时刻取决于前一事件的出现。不需要统一的公共时钟信号。总线周期的长度是可变的。优点：允许快速和慢速的功能模块都能连接到同一总线上。缺点：增加总线的复杂性和成本。21. 中断（Interrupt），DMA,通道（Channel） 中断：当出现需要时，CPU暂时停止当前程序的执行转而执行处理新情况的程序和执行过程。DMA：又称直接内存访问，DMA控制器从CPU完全接管对总线的控制，数据交换不经CPU，而直接在内存和输入输出设备之间进行。在此方式下，系统的速度会大大增加。通道：1、传输信息的数据通路 2、计算机系统中传送信息和数据的装置。类型：选择通道、数组多路通道、字节多路通道。22. Flynn 分类法的四种分类方式 Flynn 分类法是根据指令流（机器执行指令序列）、数据流（指令流调用的数据序列）、多倍性（在系统结构的流程瓶颈上同时执行的指令）将系统结构分为：sisd单指令流单数据流 simd单指令流多数据流 misd多指令流单数据流 mimd多指令流多数据流23. 并行处理系统的体系结构(SMP（对称多处理）, Clusters, NUMA（非均匀存储器存取）, Vector processor)的特点对称多处理具有以下特征：1有两个或者更多功能相似的处理器。2这些处理器共享同一个主存储器和I/O设备，它们之间通过通信总线或内部连接交换信息。3. 所有处理器都可执行相同的功能（因此称为对称）。对称多处理技术不仅指计算机硬件结构，而且也反映该硬件结构的操作系统管理。Clusters：绝对的可扩展性 增量的可扩展性 高可用性 优异的性价比NUMA（非均匀存储器）：NUMA的目标是维护一个透明的、系统范围的存储器，并准许有多个处理器结点，每个结点有自己的总线或其他内部互连系统Vector processor特点：每条指令在不同处理器的不同数据集上执行
展开阅读全文